処理中

しばらくお待ちください...

設定

設定

1. WO2020003419 - 定電圧発生回路

Document

明 細 書

発明の名称 定電圧発生回路

技術分野

0001  

背景技術

0002   0003  

発明の概要

発明が解決しようとする課題

0004   0005   0006  

課題を解決するための手段

0007  

発明の効果

0008  

図面の簡単な説明

0009  

発明を実施するための形態

0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076  

実施例

0077   0078   0079  

産業上の利用可能性

0080  

符号の説明

0081  

先行技術文献

特許文献

0082  

請求の範囲

1   2   3   4   5  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13  

明 細 書

発明の名称 : 定電圧発生回路

技術分野

[0001]
 本発明は、例えば帰還回路を有する差動増幅回路を含む定電圧発生回路に関する。

背景技術

[0002]
 高周波の電波が集積回路(以下、ICという)に照射されると、当該電波のノイズがICの端子に印加され、誤動作を起こすことが報告される。一般的な帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還システムのループ周波数は数百kHzであり、高速動作が可能なものでも、数MHz程度である。
[0003]
 前記定電圧発生回路の帰還回路において、ループ周波数帯域外の高周波の交流信号が入力され、当該差動増幅回路の反転入力と非反転入力に伝搬する交流信号の振幅に差が生じた場合、直流オフセット電圧として変換されることが報告される。そのことが、ICの誤動作に繋がっていることが既に知られている。

発明の概要

発明が解決しようとする課題

[0004]
 しかし、帰還回路を有する差動増幅回路を含む定電圧発生回路において、電源、接地電位、又は出力にノイズが重畳した際に、当該差動増幅回路の反転入力と非反転入力に繋がる素子のインピーダンスの違いから、反転入力と非反転入力に、伝搬するノイズ振幅の差が生じ、結果として、直流オフセットとして現れ動作不具合を起こす問題があった。
[0005]
 また、特に、帰還システムの安定性を確保するために、差動増幅回路の帰還回路に位相補償容量を用いた場合、基板電位、電源、又は出力に高周波ノイズ成分が重畳した場合、耐ノイズ性を大きく劣化させる可能性があった。
[0006]
 本発明の目的は以上の問題点を解決し、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる定電圧発生回路を提供することにある。

課題を解決するための手段

[0007]
 本発明の一態様にかかる定電圧発生回路は、
 第1の抵抗を有する帰還回路であって、定電圧発生回路の出力端子と基板電位との間の出力電圧を、前記第1の抵抗と第2の抵抗により分圧してなる帰還電圧を発生する帰還回路を備え、所定の基準電圧と前記帰還電圧との電圧差を増幅して制御電圧を出力する演算増幅器と、
 前記演算増幅器からの制御電圧に基づいて出力電圧を制御する出力トランジスタとを備えた定電圧発生回路において、
 前記帰還回路はさらに、前記基板電位からの高周波ノイズ成分を重畳させるように構成されたことを特徴とする。

発明の効果

[0008]
 従って、本発明にかかる定電圧発生回路によれば、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる。

図面の簡単な説明

[0009]
[図1] 比較例に係る定電圧発生回路1の構成を示す回路図である。
[図2] 図1の定電圧発生回路1の詳細回路図である。
[図3] 図2の定電圧発生回路1におけるノイズ経路P1,P2を示す小信号等価回路図である。
[図4] 図3の定電圧発生回路1において基板ノイズ電圧Vnのノイズ経路P2を示す小信号等価回路図である。
[図5] 実施形態1に係る定電圧発生回路1Aの構成例を示す回路図である。
[図6] 図5の定電圧発生回路1Aにおけるノイズ経路P1,P2を示す小信号等価回路図である。
[図7] 図6の定電圧発生回路1Aにおいて基板ノイズ電圧Vnのノイズ経路P2を示す小信号等価回路図である。
[図8] 図6の定電圧発生回路1Aにおいて基板ノイズ電圧Vnの周波数が所定条件のとき、基板ノイズ電圧Vnのノイズ経路P2を示す小信号等価回路図である。
[図9] 図6の定電圧発生回路1Aの位相補償回路の回路図である。
[図10] 実施形態2に係る定電圧発生回路1Bの構成例を示す回路図である。
[図11] 図10の定電圧発生回路1Bにおけるノイズ経路P1,P2を示す小信号等価回路図である。
[図12] 図10の定電圧発生回路1Bにおいて基板ノイズ電圧Vnのノイズ経路P2を示す小信号等価回路図である。
[図13] 実施例及び従来例の定電圧発生回路についての電波照射試験の実験結果であって、出力電圧Voutの周波数特性を示すグラフである。

発明を実施するための形態

[0010]
 以下、比較例及び本発明に係る実施形態について図面を参照して説明する。なお、以下の比較例及び各実施形態において、同様の構成要素については同一の符号を付している。
[0011]
(比較例)
 まず、比較例の構成及び動作、特に直流オフセットの発生について以下に説明する。
[0012]
 図1は比較例に係る定電圧発生回路1の構成を示す回路図であり、図2は図1の定電圧発生回路1の詳細回路図である。図1において、定電圧発生回路1は入力端子T1と、接地端子T2と、出力端子T3とを有する。定電圧発生回路1は、基準電圧発生回路2と、いわゆるオペアンプ(差動増幅器)である演算増幅器3と、PチャンネルMOSトランジスタM11と、帰還回路10と、抵抗R12とを備えて構成される。ここで、帰還回路10は、分圧抵抗R11とキャパシタC11との並列回路である。
[0013]
 図1において、入力端子T1と出力端子T3との間に、ドライバトランジスタ又は出力トランジスタであるMOSトランジスタM11が接続され、接地端子T2は接地される。出力端子T3と接地端子T2との間に、分圧抵抗R11及びR12の直列回路が接続され、抵抗R11とR12との接続部から分圧電圧Vfbが帰還電圧として演算増幅器3の非反転入力端子に出力される。演算増幅器3の出力端子はMOSトランジスタM11のゲートに接続され、MOSトランジスタM11のソースは入力端子T1に接続され、そのドレインは出力電圧Voutを出力し、出力端子T3及び帰還回路10の一端に接続される。また、帰還電圧Vfbと出力電圧Voutの間に位相補償容量であるキャパシタC11が接続される。
[0014]
 基準電圧発生回路2は、入力端子T1及び接地端子T2間の電圧に基づいて所定の基準電圧Vrefを発生して演算増幅器3の反転入力端子に出力する。
[0015]
 図2の基準電圧発生回路2において、MOSトランジスタM17のソースが接地端子T2に接続され、MOSトランジスタM17のゲートとドレインが接続される。MOSトランジスタM18のドレインは入力端子T1に接続され、MOSトランジスタM18のソースとゲートはMOSトランジスタM17のゲートとソースに接続される。ここで、MOSトランジスタM17のゲートとソースの接続点の電圧を基準電圧Vrefとして演算増幅器の非反転入力端子に出力する。
[0016]
 演算増幅器3の反転入力端子を構成するMOSトランジスタM13のゲートには、基準電圧Vrefが入力され、演算増幅器3の非反転入力端子を構成するMOSトランジスタM14のゲートには分圧電圧Vfbが入力される。MOSトランジスタM13及びM14は差動対をなしており、MOSトランジスタM15及びM16はカレントミラー回路を形成して該差動対の負荷を構成する。
[0017]
 また、MOSトランジスタM15及びM16において、各ソースは入力される入力端子T1にそれぞれ接続され、各ゲートは互いに接続され、当該ゲートの接続部はMOSトランジスタM16のドレインに接続される。また、MOSトランジスタM16のドレインはMOSトランジスタM14のドレインに接続され、MOSトランジスタM15のドレインはMOSトランジスタM13のドレインに接続され、当該各ドレインは演算増幅器3の出力端子を構成して出力電圧Vo1をドライバトランジスタM11のゲートに出力する。
[0018]
 MOSトランジスタM13及びM14の各ソースは互いに接続され、MOSトランジスタM12のドレインに接続され、MOSトランジスタM12のゲートにはバイアス電圧Vbias1が印加され、MOSトランジスタM12のソースは接地される。
[0019]
 以上のように構成された定電圧発生回路1において、演算増幅器3は、基準電圧Vrefと分圧電圧Vfbとの電圧差を増幅してドライバトランジスタM11のゲートに出力する。そして、ドライバトランジスタM11から出力される出力電流Ioutを制御することで、出力電圧Voutが所定の電圧になるように制御される。
[0020]
 図3は図2の定電圧発生回路1におけるノイズ経路P1,P2を示す小信号等価回路図であって、基板に高周波のノイズが放射された場合のノイズ伝搬を説明する図である。
[0021]
 高周波のノイズは交流信号であって、小信号等価回路では、図3に示すように、入力端子T1及び出力端子T3ともに接地と見なすことができる。また、図2の比較例にかかる基準電圧発生回路2を構成するトランジスタM17,M18は抵抗R17とR18の等価回路とみなすことができ、抵抗R17は飽和結線したトランジスタのために、一般的に抵抗R18に比べ小さい抵抗値となる。
[0022]
 基板電位に高周波のノイズ電圧Vnが発生した場合、基準電圧Vrefは次式で表される。
[0023]
Vref=Vn×R18/(R17+R18)   (1)
[0024]
 すなわち、基準電圧Vrefには式(1)のノイズ電圧が伝搬する。ここで、抵抗R18は上述のように抵抗R17より十分大きいために、MOSトランジスタM13のゲートにはノイズ電圧Vnの信号が伝搬する。
[0025]
 一方、MOSトランジスタM14のゲートは基準電圧Vrefが印加されるノードであり、基板電位(接地電位)と帰還電圧Vfbの間に接続された抵抗R12と、出力電圧Voutと帰還電圧Vfbの間に接続された抵抗R11及び位相補償容量であるキャパシタC11を介して出力端子T3に出力電流Ioutが流れる。
[0026]
 図4は図3の定電圧発生回路1において基板ノイズ電圧Vnのノイズ経路P2を示す小信号等価回路図である。図4において、帰還電圧Vfbに伝搬するノイズ電圧Vnを含む帰還電圧Vfbは次式で表される。
[0027]
[数1]


   (2)
[0028]
 式(2)の分母のjωC 1112の項から明らかなように、基板ノイズVnの周波数が高周波になるほど、分母の絶対値は大きくなり、帰還電圧Vfbに伝搬するノイズ振幅は0Vになる。このことは、基板で発生したノイズは帰還電圧Vfbには伝播しないことを示す。これにより、基準電圧Vrefと帰還電圧Vfbとにおいて伝搬するノイズ電圧に差が発生し、上記で述べた直流オフセットが発生する。
[0029]
(実施形態1)
 図5は実施形態1に係る定電圧発生回路1Aの構成例を示す回路図である。図5において、定電圧発生回路1Aは、図1の定電圧発生回路1に比較して、帰還回路10に代えて、帰還回路10Aを備えたことが異なる。
[0030]
 本実施形態は、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還システムのループ周波数帯域外の高周波ノイズ成分が入力された場合、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることで、直流オフセットが発生することを防止できる定電圧発生回路を提供する。本実施形態では、特に、帰還回路10Aにおいて、位相補償容量であるキャパシタC11と直列に抵抗R13を接続することで、ループ周波数帯域外の高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることを特徴とする。
[0031]
 図6は図5の定電圧発生回路1Aにおけるノイズ経路P1,P2を示す小信号等価回路図であり、基板電位に高周波のノイズ電圧Vn(高周波ノイズ成分)が重畳した場合のノイズ伝搬を説明する回路図である。図6に示すように、図3と同様に、MOSトランジスタM13のゲート(基準電圧Vrefを有する)には、次式のノイズ電圧Vnaが伝搬する。
[0032]
Vna=Vn×R18/(R17+R18)
[0033]
 ここで、抵抗R18は抵抗R17より十分大きいために、MOSトランジスタM13のゲートにはほぼノイズ電圧Vnの信号が伝搬する。
[0034]
 一方、MOSトランジスタM14のゲートには、基板電位と帰還電圧Vfbの間に接続された抵抗R12と、寄生容量C12と、帰還回路10A(出力電圧Voutと帰還電圧Vfbの間に接続された抵抗R11と、位相補償容量であるキャパシタC11と、キャパシタC11に直列に接続された抵抗R13とを備える)を介してT3端子に電流が流れる。
[0035]
 ここで、基板電位へのノイズ電圧Vnの角周波数ω が次式を満たす場合、ノイズ電圧Vnの伝搬経路は主に、抵抗R12を介して出力端子T3に流れ、このときのノイズ経路P2の等価回路図を図7に示す。
[0036]
[数2]


   (3)
[0037]
 すなわち、図7は図6の定電圧発生回路1Aにおいて基板ノイズ電圧Vnのノイズ経路P2を示す小信号等価回路図である。
[0038]
 例えば、抵抗R12の抵抗値=1MΩ,キャパシタC12のキャパシタンス=100fFと仮定すると、式(3)のノイズ電圧Vnの周波数が1.59MHzより低いときが対象になる。このとき、帰還電圧Vfbに伝搬するノイズ電圧Vfbは次式で表される。
[0039]
[数3]


   (4)
[0040]
 さらに、基板ノイズ電圧Vnの角周波数の条件が次式である場合について考える。
[0041]
[数4]


   (5)
[0042]
 このとき、式(4)は次式で表される。
[0043]
[数5]


   (6)
[0044]
 次いで、次式の関係を満たすように抵抗R11,R12,R13の各抵抗値を設定する。
[0045]
[数6]


   (7)
[0046]
 このとき、式(6)は次式で表される。
[0047]
[数7]


   (8)
[0048]
 従って、帰還電圧Vfbは、帰還電圧Vfbのノードに伝搬する基板ノイズ電圧はVnとなり、基準電圧Vrefに伝搬する基板ノイズVnと実質的に一致する。この結果、上述した直流オフセットが発生しないので、出力電圧の変動を抑えることができる。
[0049]
 次いで、基板ノイズVnの角周波数が以下の式が成り立つ場合のノイズ経路P2は主に、寄生容量C12を介して電流が流れる端子T3に流れる。このときの小信号等価回路図を図8に示す。
[0050]
 図8は図6の定電圧発生回路1Aにおいて基板ノイズ電圧Vnの周波数が次式の条件のとき、基板ノイズ電圧Vnのノイズ経路P2を示す小信号等価回路図である。
[0051]
[数8]


   (9)
[0052]
 このとき、帰還電圧Vfbのノードに伝搬するノイズ電圧Vfbは次式で表される。
[0053]
[数9]


   (10)
[0054]
 このときに通常、位相補償容量であるキャパシタC11は、寄生容量C12より十分大きいことから、以下の関係が成り立つ。
[0055]
C11≫C12   (11)
[0056]
 さらに、以下の式を満たすパラメータ値R11,R13,C12を設定する
[0057]
[数10]


[数11]


   (12)
[0058]
 上記の式(11)及び(12)を満たすことで、式(10)は次式で表される。
[0059]
[数12]


   (13)
[0060]
 この結果、上記で述べた直流オフセットが発生しない。
[0061]
 次いで、図5に示すように抵抗R13を追加することで従来の帰還ループ回路に影響がないことを示すため、定電圧発生回路の動作帯域への影響について以下に説明する。
[0062]
 図9は図6の定電圧発生回路1Aの位相補償回路の回路図である。図9の位相補償回路の構成において、以下の角周波数ω にゼロ点が発生し、位相を上昇させる効果がある。
[0063]
[数13]


   (14)
[0064]
 このとき、
[数14]


   (15)
の角周波数が定電圧発生回路1Aの動作帯域外であれば、動作帯域内の位相補償として働くことは無く、高周波のノイズ耐性を高めるための効果だけに機能するようになる。すなわち、基板ノイズ電圧Vnである高周波ノイズ成分は、帰還回路10の帰還ループ周波数以上の周波数成分を有する。このときの位相補償としては、抵抗R13を付加する前の以下の位相定数で決まることになる。
[0065]
[数15]


   (16)
[0066]
 以上のように構成された実施形態1に係る定電圧発生回路によれば、帰還回路10A内の位相補償容量に、所定の抵抗を直列に接続することで、当該定電圧発生回路の動作帯域を超える高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることができるので、直流オフセットの発生を防止し、ICの誤動作を防止できる。
[0067]
(実施形態2)
 図10は実施形態2に係る定電圧発生回路1Bの構成例を示す回路図である。図10において、実施形態2に係る定電圧発生回路1Bは、図5及び図6の定電圧発生回路1Aに比較して、帰還回路10Aに代えて、帰還回路10Bを備えたことを特徴とする。帰還回路10Bは、抵抗R11とキャパシタC11との直列回路に対して直列に、抵抗R13を接続して構成される。
[0068]
 実施の形態1における式(9)の条件が成り立つ場合において、寄生容量C12にノイズ電流は流れる。このとき、帰還電圧Vfbの電位に基板ノイズVnを重畳させる方法として当該実施形態2に係る帰還回路10Bの構成を考案した。
[0069]
 図11は図10の定電圧発生回路1Bにおけるノイズ経路P1,P2を示す小信号等価回路図である。また、図12は図10の定電圧発生回路1Bにおいて基板ノイズ電圧Vnのノイズ経路P2を示す等価回路図である。図12において、抵抗R11とキャパシタC11の合成インピーダンスをZ11とおく。このとき、帰還電圧Vfbは次式で表される。
[0070]
[数16]


   (17)
[0071]
 このとき、次式で成立するならば、
[数17]


   (18)
式(17)は次式で表される。
[0072]
[数18]


   (19)
[0073]
 従って、帰還電圧Vfbは、帰還電圧Vfbに伝搬する基板ノイズVnと等しくなり、直流オフセットが発生しない。
[0074]
 以上のように構成された実施形態2に係る定電圧発生回路によれば、帰還回路10A内の位相補償容量及び抵抗の直列回路に対して、所定の抵抗を直列に接続することで、当該定電圧発生回路の動作帯域を超える高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることができるので、直流オフセットの発生を防止し、ICの誤動作を防止できる。
[0075]
(実施形態のまとめ)
 以上の実施形態1及び2のまとめとして、帰還電圧Vfb=基板ノイズ電圧Vnとなる条件対応表を表1に示す。
[0076]
[表1]


実施例
[0077]
 図13は実施例及び従来例の定電圧発生回路についての電波照射試験の実験結果であって、出力電圧Voutの周波数特性を示すグラフである。ここで、従来例は出願人製の製品に係る定電圧発生回路であり、実施例は出願人製のR1525型定電圧発生回路である。
[0078]
 図13では、電波照射試験において、電波の周波数を1MHz~1GHzで変化させた時の、定電圧発生回路の変動を示している。図13から明らかなように、従来例の定電圧発生回路では、定電圧発生回路の動作帯域である100kHz以上の帯域において、高調波ノイズ成分の重畳により生じる直流オフセットの影響で出力電圧の低下が発生しているが、実施例の定電圧発生回路では、出力電圧の低下が発生していないことがわかる。
[0079]
(比較例との相違点)
 特許文献1に記載の比較例は、高周波ノイズ耐性を改善するために、高周波ノイズ成分を制限するための低域通過フィルタを備えたことを特徴としている。これに対して、本実施形態では、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる定電圧発生回路を提供することを目的としており、低域通過フィルタを備えておらず、構成が全く異なる。

産業上の利用可能性

[0080]
 以上詳述したように、本発明にかかる定電圧発生回路によれば、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる。

符号の説明

[0081]
1,1A,1B 定電圧発生回路
2 基準電圧発生回路
3 演算増幅器
4 負荷
5 定電圧源
6 ノイズ電圧源
10,10A,10B 帰還回路
C11 キャパシタ
M11~M18 MOSトランジスタ
R11~R13 抵抗
T1 入力端子
T2 接地端子
T3 出力端子
Z11 合成インピーダンス

先行技術文献

特許文献

[0082]
特許文献1 : 特開2017-068471号公報

請求の範囲

[請求項1]
 第1の抵抗を有する帰還回路であって、定電圧発生回路の出力端子と基板電位との間の出力電圧を、前記第1の抵抗と第2の抵抗により分圧してなる帰還電圧を発生する帰還回路を備え、所定の基準電圧と前記帰還電圧との電圧差を増幅して制御電圧を出力する演算増幅器と、
 前記演算増幅器からの制御電圧に基づいて出力電圧を制御する出力トランジスタとを備えた定電圧発生回路において、
 前記帰還回路はさらに、前記基板電位からの高周波ノイズ成分を重畳させるように構成されたことを特徴とする定電圧発生回路。
[請求項2]
 前記帰還回路は、前記基板電位からの高周波ノイズ成分を重畳させることで、前記演算増幅器の反転入力と非反転入力とに伝搬する各ノイズ振幅を実質的に一致させることを特徴とする請求項1記載の定電圧発生回路。
[請求項3]
 前記帰還回路は、前記第1の抵抗に並列に接続されかつ前記高周波ノイズ成分を通過させる並列回路を備え、
 前記並列回路は、第3の抵抗とキャパシタとを並列に接続することにより構成されたことを特徴とする請求項1又は2記載の定電圧発生回路。
[請求項4]
 前記帰還回路は、前期第1の抵抗に並列に接続されかつ前記高周波ノイズ成分を通過させるキャパシタを備え、
 前記帰還回路は、前記出力端子と前記演算増幅器の非反転入力との間に挿入され、
 前記帰還回路は、前記演算増幅器の非反転入力に接続された一端と、前記第1の抵抗に接続された他端とを有する第4の抵抗をさらに備えたことを特徴とする請求項1又は2記載の定電圧発生回路。
[請求項5]
 前記高周波ノイズ成分は、前記帰還回路の帰還ループ周波数以上の周波数成分を有することを特徴とする請求項1~4のうちのいずれか1つに記載の定電圧発生回路。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]