処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2019069604 - 半導体発光素子

公開番号 WO/2019/069604
公開日 11.04.2019
国際出願番号 PCT/JP2018/032539
国際出願日 03.09.2018
IPC
H01L 33/32 2010.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
33光の放出に特に適用される少なくとも1つの電位障壁または表面障壁を有する半導体装置;それらの装置またはその部品の製造,あるいは処理に特に適用される方法または装置;それらの装置の細部
02半導体素子本体に特徴のあるもの
26発光領域の材料
30III族およびV族元素のみを有するもの
32窒素を含むもの
H01L 21/205 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20基板上への半導体材料の析出,例.エピタキシャル成長
205固体を析出させるガス状化合物の還元または分解を用いるもの,すなわち化学的析出を用いるもの
CPC
H01L 21/205
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth ; solid phase epitaxy
205using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
H01L 33/32
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
33Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
02characterised by the semiconductor bodies
26Materials of the light emitting region
30containing only elements of group III and group V of the periodic system
32containing nitrogen
出願人
  • パナソニックIPマネジメント株式会社 PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP]/[JP]
発明者
  • 福久 敏哉 FUKUHISA, Toshiya
  • 木戸口 勲 KIDOGUCHI, Isao
  • 長谷川 義晃 HASEGAWA, Yoshiaki
代理人
  • 新居 広守 NII, Hiromori
  • 寺谷 英作 TERATANI, Eisaku
  • 道坂 伸一 MICHISAKA, Shinichi
優先権情報
2017-19607406.10.2017JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR LIGHT-EMITTING ELEMENT
(FR) ÉLÉMENT ÉLECTROLUMINESCENT À SEMI-CONDUCTEUR
(JA) 半導体発光素子
要約
(EN) A semiconductor light-emitting element (1) provided with an n-type GaN substrate (10) containing Ge, an n-type cladding layer (first n-type cladding layer (21)) which is disposed above the n-type GaN substrate (10) and which contains Si, a light-emitting layer (24) disposed above the n-type cladding layer, an n-type strain adjustment layer (22) disposed between the n-type cladding layer and the light-emitting layer (24), and a p-type cladding layer (25) disposed above the light-emitting layer (24). The n-type cladding layer, the light-emitting layer (24), the n-type strain adjustment layer (22), and the p-type cladding layer (25) each comprise a group-III nitride semiconductor. The n-type strain adjustment layer (22) contains Si, and has a lattice constant that is greater than that of the n-type cladding layer and less than that of the light-emitting layer (24).
(FR) L'invention concerne un élément électroluminescent à semi-conducteur (1) comprenant un substrat de GaN de type n (10) contenant du Ge, une couche de gainage de type n (première couche de gainage de type n (21)) qui est disposée au-dessus du substrat de GaN de type n (10) et qui contient du Si, une couche électroluminescente (24) disposée au-dessus de la couche de gainage de type n, une couche de réglage de contrainte de type n (22) disposée entre la couche de gainage de type n et la couche électroluminescente (24), et une couche de gainage de type p (25) disposée au-dessus de la couche électroluminescente (24). La couche de gainage de type n, la couche électroluminescente (24), la couche de réglage de contrainte de type n (22) et la couche de gainage de type p (25) comprennent chacune un semi-conducteur au nitrure du groupe III. La couche de réglage de contrainte de type n (22) contient du Si, et a une constante de réseau qui est supérieure à celle de la couche de gainage de type n et inférieure à celle de la couche électroluminescente (24).
(JA) 半導体発光素子(1)は、Geを含むn型GaN基板(10)と、n型GaN基板(10)の上方に配置され、Siを含むn型クラッド層(第一n型クラッド層(21))と、n型クラッド層の上方に配置される発光層(24)と、n型クラッド層と発光層(24)との間に配置されるn型歪調整層(22)と、発光層(24)の上方に配置されるp型クラッド層(25)と、を備え、n型クラッド層、発光層(24)、n型歪調整層(22)、及びp型クラッド層(25)はIII族窒化物半導体からなり、n型歪調整層(22)はSiを含み、格子定数がn型クラッド層の格子定数より大きく、かつ発光層(24)の格子定数より小さい。
関連特許文献
JP2019546578出願が移行したが国内段階でまだ公開されていないか、WIPO にデータを提供していない国への移行が通知されたか、あるいは出願の形式に問題があり、またはその他の理由で利用可能な状態でないため、PATENTSCOPE で表示できません。
国際事務局に記録されている最新の書誌情報