このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019066994) SUBSTRATE INTEGRATED INDUCTORS USING HIGH THROUGHPUT ADDITIVE DEPOSITION OF HYBRID MAGNETIC MATERIALS
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/066994 国際出願番号: PCT/US2017/054678
国際公開日: 04.04.2019 国際出願日: 30.09.2017
IPC:
H01L 23/373 (2006.01) ,H01L 23/367 (2006.01) ,H01L 23/12 (2006.01) ,H01L 23/40 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
34
冷却,加熱,換気または温度補償用装置
36
冷却または加熱を容易にするための材料の選択または成形,例.ヒート・シンク
373
装置用材料の選択により容易になる冷却
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
34
冷却,加熱,換気または温度補償用装置
36
冷却または加熱を容易にするための材料の選択または成形,例.ヒート・シンク
367
装置の形状により容易になる冷却
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
34
冷却,加熱,換気または温度補償用装置
40
分離できる冷却または加熱装置のための取り付けまたは固着手段
出願人:
BRAUNISCH, Henning [US/US]; US
EID, Feras [LB/US]; US
DOGIAMIS, Georgios C. [GR/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
発明者:
BRAUNISCH, Henning; US
EID, Feras; US
DOGIAMIS, Georgios C.; US
代理人:
ROJO, Estiven; US
BRASK, Justin K.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
COFIELD, Michael A.; US
DANSKIN, Timothy A.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
PUGH, Joseph A.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
SULLIVAN, Stephen G.; US
優先権情報:
発明の名称: (EN) SUBSTRATE INTEGRATED INDUCTORS USING HIGH THROUGHPUT ADDITIVE DEPOSITION OF HYBRID MAGNETIC MATERIALS
(FR) INDUCTEURS INTÉGRÉS À UN SUBSTRAT UTILISANT UN DÉPÔT ADDITIF À HAUT DÉBIT DE MATÉRIAUX MAGNÉTIQUES HYBRIDES
要約:
(EN) An inductor in a device package and a method of forming the inductor in the device package are described. The inductor includes a first conductive layer disposed on a substrate. The inductor also has one or more hybrid magnetic additively manufactured (HMAM) layers disposed over and around the first conductive layer to form one or more via openings over the first conductive layer. The inductor further includes one or more vias disposed into the one or more via openings, wherein the one or more vias are only disposed on the portions of the exposed first conductive layer. The inductor has a dielectric layer disposed over and around the one or more vias, the HMAM layers, and the substrate. The inductor also has a second conductive layer disposed over the one or more vias and the dielectric layer.
(FR) L'invention concerne un inducteur dans un boîtier de dispositif et un procédé de formation de l'inducteur dans le boîtier de dispositif. L'inducteur comprend une première couche conductrice disposée sur un substrat. L'inducteur comprend également une ou plusieurs couches magnétiques hybrides de fabrication additive (HMAM) disposées sur et autour de la première couche conductrice pour former une ou plusieurs ouvertures d'interconnexion sur la première couche conductrice. L'inducteur comprend en outre un ou plusieurs trous d'interconnexion disposés dans l'une ou plusieurs ouvertures d'interconnexion, l'un ou plusieurs trous d'interconnexion étant uniquement disposés sur les parties de la première couche conductrice exposée. L'inducteur a une couche diélectrique disposée sur et autour de l'un ou plusieurs trous d'interconnexion, les couches HMAM et le substrat. L'inducteur comporte également une seconde couche conductrice disposée sur l'un ou plusieurs trous d'interconnexion et la couche diélectrique.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)