このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019065118) 半導体デバイスの製造方法および接合部材
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/065118 国際出願番号: PCT/JP2018/032711
国際公開日: 04.04.2019 国際出願日: 04.09.2018
IPC:
H01L 21/60 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
出願人:
富士フイルム株式会社 FUJIFILM CORPORATION [JP/JP]; 東京都港区西麻布2丁目26番30号 26-30, Nishiazabu 2-chome, Minato-ku, Tokyo 1068620, JP
発明者:
齋江 俊之 SAIE Toshiyuki; JP
黒岡 俊次 KUROOKA Shunji; JP
堀田 吉則 HOTTA Yoshinori; JP
山下 広祐 YAMASHITA Kosuke; JP
代理人:
中島 順子 NAKASHIMA Junko; JP
米倉 潤造 YONEKURA Junzo; JP
村上 泰規 MURAKAMI Yasunori; JP
優先権情報:
2017-18994529.09.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND JOINT MEMBER
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET ÉLÉMENT DE JONCTION
(JA) 半導体デバイスの製造方法および接合部材
要約:
(EN) Provided are: a manufacturing method for a semiconductor device which has low electric resistance and which exhibits high joint strength; and a joint member. This semiconductor device manufacturing method comprises a joining step for connecting a joint member, which has an electrode and has an adhesive layer and in which the electrode is exposed out of the adhesive layer, to an anisotropically conductive member having an insulative base material and a plurality of conduction passages that penetrate the insulative base material in the thickness direction thereof and that are disposed in such a manner as to be electrically insulated from each other. It is preferable to include, before the joining step, an exposure step for exposing the electrode of the joint member.
(FR) L'invention concerne : un procédé de fabrication d'un dispositif à semi-conducteur qui présente une faible résistance électrique et qui présente une résistance de jonction élevée ; et un élément de jonction. Ce procédé de fabrication de dispositif à semi-conducteur comprend une étape de jonction pour connecter un élément de jonction, qui a une électrode et une couche adhésive et dans lequel l'électrode est exposée hors de la couche adhésive, à un élément conducteur anisotrope ayant un matériau de base isolant et une pluralité de passages de conduction qui pénètrent dans le matériau de base isolant dans le sens de l'épaisseur de celui-ci et qui sont disposés de manière à être isolés électriquement l'un de l'autre. Il est préférable d'inclure, avant l'étape de jonction, une étape d'exposition pour exposer l'électrode de l'élément de jonction.
(JA) 電気抵抗が小さく、かつ接合強度が高い半導体デバイスの製造方法および接合部材を提供する。半導体デバイスの製造方法は、電極と粘着層を有し、電極が粘着層から露出している接合部材と、絶縁性基材と、絶縁性基材の厚み方向に貫通し、互いに電気的に絶縁された状態で設けられた複数の導通路とを有する異方導電性部材とを接合する接合工程を有する。接合工程の前に接合部材の電極を露出させる露出工程を有することが好ましい。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)