このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019064906) 半導体デバイスの製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/064906 国際出願番号: PCT/JP2018/028793
国際公開日: 04.04.2019 国際出願日: 01.08.2018
IPC:
B81C 1/00 (2006.01) ,G01F 1/692 (2006.01) ,H01L 21/308 (2006.01)
B 処理操作;運輸
81
マイクロ構造技術
C
マイクロ構造装置またはシステムの製造または処理に,特に適合した方法または装置
1
基層中または基層上での装置またはシステムの製造または処理
G 物理学
01
測定;試験
F
体積,体積流量,質量流量,または液位の測定;体積による測定
1
流体が連続流で計器を通過するときの流体もしくは流動性固体の体積流量または質量流量の測定流体が連続流で計器を通過するときの流体もしくは流動性固体の体積流量または質量流量の測定(体積流量の比例の測定G01F5/00
68
熱的効果を使用するもの
684
構造配置;素子の取付け,例.流体流量に関連しているもの
688
加熱,冷却または感知要素の特殊な型式を用いるもの
69
抵抗型の
692
薄膜構造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
306
化学的または電気的処理,例.電解エッチング
308
マスクを用いるもの
出願人:
日立オートモティブシステムズ株式会社 HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP/JP]; 茨城県ひたちなか市高場2520番地 2520, Takaba, Hitachinaka-shi, Ibaraki 3128503, JP
発明者:
土持 秀太郎 TSUCHIMOCHI Shutaro; JP
丹波 栄策 TAMBA Eisaku; JP
池尾 聡 IKEO Satoshi; JP
代理人:
戸田 裕二 TODA Yuji; JP
優先権情報:
2017-18780228.09.2017JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体デバイスの製造方法
要約:
(EN) In relation to techniques for manufacturing semiconductor devices having an ultrathin diaphragm, the present invention provides a manufacturing method that contributes to an improvement in manufacturing yield and has good workability. This method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device having a diaphragm, and includes a step of forming an electronic circuit element on a top surface of a semiconductor wafer, and a step of forming the diaphragm by etch-removing the reverse surface side of the semiconductor wafer, characterized in that the step of forming the diaphragm includes: a sub-step of affixing onto the top surface of the semiconductor wafer a protective tape obtained by laminating an ultraviolet curing pressure-sensitive adhesive layer onto a resin tape; a sub-step of wet etching the semiconductor wafer from the reverse surface side thereof; a sub-step of irradiating the pressure-sensitive adhesive layer with ultraviolet light; and a sub-step of peeling off the protective tape at a temperature at least equal to the etching temperature of the wet etching and at most equal to the Vicat softening temperature of the resin tape.
(FR) Par rapport à des techniques de fabrication de dispositifs à semi-conducteur ayant un diaphragme ultra-mince, la présente invention concerne un procédé de fabrication qui contribue à une amélioration du rendement de fabrication et a une bonne maniabilité. Ce procédé de fabrication d'un dispositif à semi-conducteur est un procédé de fabrication d'un dispositif à semi-conducteur ayant un diaphragme, et comprend une étape de formation d'un élément de circuit électronique sur une surface supérieure d'une plaquette de semi-conducteur, et une étape de formation du diaphragme par élimination par gravure du côté de surface inverse de la plaquette de semi-conducteur, caractérisé en ce que l'étape de formation du diaphragme comprend : une sous-étape de fixation, sur la surface supérieure de la plaquette de semi-conducteur, d'une bande de protection obtenue par stratification d'une couche adhésive sensible à la pression à durcissement aux ultraviolets sur une bande de résine ; une sous-étape de gravure humide de la plaquette de semi-conducteur du côté de surface inverse de celle-ci ; une sous-étape d'exposition de la couche adhésive sensible à la pression à une lumière ultraviolette ; et une sous-étape de décollement de la bande de protection à une température au moins égale à la température de gravure de la gravure humide et au plus égale à la température de ramollissement Vicat de la bande de résine.
(JA) 極薄ダイアフラムを有する半導体デバイスの製造技術において、製造歩留まりの向上に貢献しかつ高い作業容易性を有する製造方法を提供する。 本発明に係る半導体デバイスの製造方法は、ダイアフラムを有する半導体デバイスを製造する方法であって、半導体ウエハの一表面の上に電子回路要素を形成する工程と、前記半導体ウエハの裏面側をエッチング除去して前記ダイアフラムを形成する工程とを有し、前記ダイアフラムを形成する工程は、樹脂テープ上に紫外線硬化型粘着剤層が積層された保護テープを前記半導体ウエハの表面の上に貼り付ける素工程と、前記半導体ウエハを裏面側からウェットエッチングする素工程と、前記粘着剤層に紫外線を照射する素工程と、前記ウェットエッチングのエッチング温度以上かつ前記樹脂テープのビカット軟化温度以下の温度で前記保護テープを剥離する素工程と、を有することを特徴とする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)