このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019059191) ニューラルネットワーク回路装置、ニューラルネットワーク、ニューラルネットワーク処理方法およびニューラルネットワークの実行プログラム
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/059191 国際出願番号: PCT/JP2018/034522
国際公開日: 28.03.2019 国際出願日: 18.09.2018
IPC:
G06N 3/063 (2006.01)
G 物理学
06
計算;計数
N
特定の計算モデルに基づくコンピュータ・システム
3
生物学的モデルに基づくコンピュータ・システム
02
ニューラル・ネットワーク・モデルを用いるもの
06
物理的な実現,すなわち,ニューラル・ネットワーク,ニューロン,ニューロン構成要素のハードウェア実装
063
電子的手段を用いるもの
出願人:
国立大学法人東京工業大学 TOKYO INSTITUTE OF TECHNOLOGY [JP/JP]; 東京都目黒区大岡山2-12-1 2-12-1, Ookayama, Meguro-ku, Tokyo 1528550, JP
発明者:
中原 啓貴 NAKAHARA Hiroki; JP
代理人:
特許業務法人磯野国際特許商標事務所 ISONO INTERNATIONAL PATENT OFFICE, P.C.; 東京都港区虎ノ門一丁目1番18号 ヒューリック虎ノ門ビル Hulic Toranomon Building, 1-18, Toranomon 1-chome, Minato-ku, Tokyo 1050001, JP
優先権情報:
2017-18045720.09.2017JP
発明の名称: (EN) NEURAL NETWORK CIRCUIT DEVICE, NEURAL NETWORK, NEURAL NETWORK PROCESSING METHOD, AND PROGRAM FOR IMPLEMENTING NEURAL NETWORK
(FR) DISPOSITIF DE CIRCUIT DE RÉSEAU NEURONAL, RÉSEAU NEURONAL, PROCÉDÉ DE TRAITEMENT DE RÉSEAU NEURONAL ET PROGRAMME DE MISE EN ŒUVRE DE RÉSEAU NEURONAL
(JA) ニューラルネットワーク回路装置、ニューラルネットワーク、ニューラルネットワーク処理方法およびニューラルネットワークの実行プログラム
要約:
(EN) Provided are a neural network circuit device, a neural network, a neural network processing method, and a program for implementing a neural network, with which bias is not required. A binarized neural network circuit (100) is provided with: input nodes for inputting input values x1 to xn (xi) (binary) and an input unit (101) for inputting weightings w1 to wn (wi) (binary); an XNOR gate circuit (102) which accepts the input values x1 to xn and the weightings w1 to wn and performs XNOR logic; a summing circuit (103) which performs a sum of the XNOR logical values; a batch normalizing circuit (41) which corrects variation biasing due to binarization by means of a process to widen a normalization range and shift the center thereof; and an activation function circuit (35) which uses an activation function fsgn(B) to convert a signal B obtained by batch normalizing a signal Y obtained by said summing.
(FR) L'invention concerne un dispositif de circuit de réseau neuronal, un réseau neuronal, un procédé de traitement de réseau neuronal et un programme de mise en œuvre d'un réseau neuronal, pour lesquels une polarisation est inutile. Un circuit de réseau neuronal binarisé (100) comprend : des nœuds d'entrée permettant d'entrer des valeurs d'entrée x1 à xn (xi) (binaire) et une unité d'entrée (101) permettant d'entrer des pondérations w1 à wn (wi) (binaire) ; un circuit de portes NON-OU exclusif (102) qui accepte les valeurs d'entrée x1 à xn et les pondérations w1 à wn et qui exécute une logique NON-OU exclusif ; un circuit de sommation (103) qui effectue une somme des valeurs logiques NON-OU exclusif ; un circuit de normalisation par lots (41) qui corrige une polarisation de variation due à une binarisation au moyen d'un traitement permettant d'élargir une plage de normalisation et d'en décaler le centre ; et un circuit de fonction d'activation (35) qui fait intervenir une fonction d'activation fsgn(B) pour convertir un signal B obtenu par la normalisation par lots d'un signal Y obtenu par ladite sommation.
(JA) バイアスが不要なニューラルネットワーク回路装置、ニューラルネットワーク、ニューラルネットワーク処理方法およびニューラルネットワークの実行プログラムを提供する。2値化ニューラルネットワーク回路(100)は、入力値x1~xn(xi)(2値)を入力する入力ノードおよび重みw1~wn(wi)(2値)を入力する入力部(101)と、入力値x1~xnおよび重みw1~wnを受け取り、XNOR論理を取るXNORゲート回路(102)と、各XNOR論理値の総和を取る総和回路(103)と、2値化によるバラツキの偏りを正規化範囲を広げ中心をシフトさせる処理で是正するバッチ正規化回路(41)と、総和を取った信号Yのバッチ正規化した信号Bを活性化関数fsgn(B)で変換する活性化関数回路(35)と、を備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)