このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019054509) 半導体素子の実装構造及び半導体素子と基板との組み合わせ
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/054509 国際出願番号: PCT/JP2018/034302
国際公開日: 21.03.2019 国際出願日: 14.09.2018
IPC:
H01L 21/60 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
出願人:
日立化成株式会社 HITACHI CHEMICAL COMPANY, LTD. [JP/JP]; 東京都千代田区丸の内一丁目9番2号 9-2, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1006606, JP
発明者:
小野関 仁 ONOZEKI, Hitoshi; JP
福住 志津 FUKUZUMI, Shizu; JP
鈴木 直也 SUZUKI, Naoya; JP
野中 敏央 NONAKA, Toshihisa; JP
代理人:
特許業務法人太陽国際特許事務所 TAIYO, NAKAJIMA & KATO; 東京都新宿区新宿4丁目3番17号 3-17, Shinjuku 4-chome, Shinjuku-ku, Tokyo 1600022, JP
優先権情報:
2017-17748715.09.2017JP
発明の名称: (EN) SEMICONDUCTOR ELEMENT MOUNTING STRUCTURE, AND COMBINATION OF SEMICONDUCTOR ELEMENT AND SUBSTRATE
(FR) STRUCTURE DE MONTAGE D'ÉLÉMENT SEMI-CONDUCTEUR, ET COMBINAISON D'ÉLÉMENT SEMI-CONDUCTEUR ET DE SUBSTRAT
(JA) 半導体素子の実装構造及び半導体素子と基板との組み合わせ
要約:
(EN) In this semiconductor element mounting structure, a semiconductor element having an element electrode, and a substrate having a substrate electrode that is provided at a position on a surface on a side facing the semiconductor element so as to face the element electrode, are connected to each other via the element electrode and the substrate electrode. One of the element electrode and the substrate electrode is a first projected electrode having a solder layer at an end thereof. The other of the element electrode and the substrate electrode is a first electrode pad having one or multiple metal protruding portions on a surface thereof. The metal protruding portions included in the first electrode pad intrude in the solder layer included in the first projected electrode. The bottom area of the metal protruding portions included in the first electrode pad is 70% or less with respect to the area of the first electrode pad, or is 75% or less with respect to the maximum cross-sectional area of the solder layer of the first projected electrode having the solder layer at the end thereof.
(FR) Dans cette structure de montage d'élément semi-conducteur de la présente invention, un élément semi-conducteur ayant une électrode d'élément, et un substrat ayant une électrode de substrat qui est disposée à une position sur une surface sur un côté faisant face à l'élément semi-conducteur de façon à faire face à l'électrode d'élément, sont connectés l'un à l'autre par l'intermédiaire de l'électrode d'élément et de l'électrode de substrat. L'une parmi l'électrode d'élément et l'électrode de substrat est une première électrode projetée ayant une couche de brasure à une extrémité de celle-ci. L'autre électrode parmi l'électrode d'élément et l'électrode de substrat est un premier plot d'électrode ayant une ou plusieurs parties saillantes métalliques sur une surface de celui-ci. Les parties saillantes métalliques incluses dans le premier plot d'électrode pénètrent dans la couche de brasure incluse dans la première électrode projetée. La surface inférieure des parties saillantes métalliques incluses dans le premier plot d'électrode est inférieure ou égale à 70 % par rapport à la zone du premier plot d'électrode, ou est inférieure ou égale à 75 % par rapport à la surface de section transversale maximale de la couche de brasure de la première électrode projetée ayant la couche de brasure à son extrémité.
(JA) 半導体素子の実装構造は、素子電極を有する半導体素子と、前記半導体素子と対向する側の面の前記素子電極と対向する位置に設けられた基板電極を有する基板とが、前記素子電極と前記基板電極とを介して接続されており、前記素子電極及び前記基板電極の一方が、先端部にはんだ層を有する第1突起電極であり、前記素子電極及び前記基板電極の他方が、1又は2以上の金属凸部を表面に有する第1電極パッドであり、前記第1電極パッドが有する前記金属凸部が、前記第1突起電極が有する前記はんだ層に貫入しており、前記第1電極パッドが有する前記金属凸部の底部面積が、前記第1電極パッドの面積に対して、70%以下であるか、又は、前記先端部にはんだ層を有する第1突起電極の前記はんだ層の最大断面積に対して、75%以下である。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)