このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019049718) アバランシェフォトダイオードおよびその製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/049718 国際出願番号: PCT/JP2018/031674
国際公開日: 14.03.2019 国際出願日: 28.08.2018
IPC:
H01L 31/107 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
31
赤外線,可視光,短波長の電磁波,または粒子線輻射に感応する半導体装置で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御かのどちらかに特に適用されるもの;それらの装置またはその部品の製造または処理に特に適用される方法または装置;それらの細部
08
輻射線が装置内を流れる電流を制御するもの,例.光―抵抗器(フォト―レジスター)
10
少なくとも1つの電位障壁または表面障壁に特徴のあるもの,例.フォトトランジスタ
101
赤外線,可視光線または紫外線の放射に感応する装置
102
唯一の電位障壁または表面障壁に特徴のあるもの
107
電位障壁がアバランシェモードで作用するもの,例.アバランシェフォトダイオード
出願人:
日本電信電話株式会社 NIPPON TELEGRAPH AND TELEPHONE CORPORATION [JP/JP]; 東京都千代田区大手町一丁目5番1号 5-1, Otemachi 1-chome, Chiyoda-ku, Tokyo 1008116, JP
発明者:
名田 允洋 NADA, Masahiro; JP
松崎 秀昭 MATSUZAKI, Hideaki; JP
代理人:
山川 茂樹 YAMAKAWA, Shigeki; JP
小池 勇三 KOIKE, Yuzo; JP
山川 政樹 YAMAKAWA, Masaki; JP
優先権情報:
2017-17098806.09.2017JP
発明の名称: (EN) AVALANCHE PHOTODIODE AND METHOD FOR PREPARING SAME
(FR) PHOTODIODE À AVALANCHE ET SON PROCÉDÉ DE PRÉPARATION
(JA) アバランシェフォトダイオードおよびその製造方法
要約:
(EN) According to the present invention, an n-type semiconductor layer (102), a multiplication layer (103), an electric field control layer (104), a light absorption layer (105) and a p-type semiconductor layer (106) are formed on a growth substrate (101), and then the p-type semiconductor layer (106) is attached to a transfer substrate (107). Thereafter, the growth substrate (101) is removed, and the n-type semiconductor layer (102) is processed to have an area smaller than the multiplication layer (103).
(FR) Selon la présente invention, une couche semi-conductrice de type n (102), une couche de multiplication (103), une couche de commande de champ électrique (104), une couche d'absorption de lumière (105) et une couche semi-conductrice de type p (106) sont formées sur un substrat de croissance (101), puis la couche semi-conductrice de type p (106) est fixée à un substrat de transfert (107). Ensuite, le substrat de croissance (101) est retiré, et la couche semi-conductrice de type n (102) est traitée pour avoir une zone plus petite que la couche de multiplication (103).
(JA) n型半導体層(102)、増倍層(103)、電界制御層(104)、光吸収層(105)、p型半導体層(106)を成長基板(101)の上に形成した後で、p型半導体層(106)を転写基板(107)に貼り付ける。この後、成長基板(101)を除去し、n型半導体層(102)を、増倍層(103)より小さい面積に加工する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)