処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2019049686 - 半導体記憶素子を用いたニューラルネットワーク演算回路及び動作方法

公開番号 WO/2019/049686
公開日 14.03.2019
国際出願番号 PCT/JP2018/031298
国際出願日 24.08.2018
IPC
G06N 3/063 2006.1
G物理学
06計算;計数
N特定の計算モデルに基づくコンピュータ・システム
3生物学的モデルに基づくコンピュータシステム
02ニューラルネットワークモデルを用いるもの
06物理的な実現,すなわちニューラルネットワーク,ニューロンまたはニューロン構成要素のハードウェア実装
063電子的手段を用いるもの
G06G 7/60 2006.1
G物理学
06計算;計数
Gアナログ計算機
7計算動作が電気的または磁気的量を変化させることにより行われる装置
48特定のプロセス,システムまたは装置のためのアナログ計算機,例.シミュレータ
60生体のためのもの,例.神経系統用
G11C 11/54 2006.1
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
54生物細胞,例.ニューロン,をシミュレーションした素子を用いるもの
CPC
G06F 7/5443
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
48using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
544for evaluating functions by calculation
5443Sum of products
G06N 3/063
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
NCOMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
3Computer systems based on biological models
02using neural network models
06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
063using electronic means
G06N 3/0635
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
NCOMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
3Computer systems based on biological models
02using neural network models
06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
063using electronic means
0635using analogue means
G06N 3/08
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
NCOMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
3Computer systems based on biological models
02using neural network models
08Learning methods
G11C 11/54
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
54using elements simulating biological cells, e.g. neuron
G11C 13/0026
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0023Address circuits or decoders
0026Bit-line or column circuits
出願人
  • パナソニック株式会社 PANASONIC CORPORATION [JP]/[JP]
発明者
  • 早田 百合子 HAYATA, Yuriko
  • 河野 和幸 KOUNO, Kazuyuki
  • 中山 雅義 NAKAYAMA, Masayoshi
  • 持田 礼司 MOCHIDA, Reiji
  • 小野 貴史 ONO, Takashi
  • 諏訪 仁史 SUWA, Hitoshi
代理人
  • 新居 広守 NII, Hiromori
  • 寺谷 英作 TERATANI, Eisaku
  • 道坂 伸一 MICHISAKA, Shinichi
優先権情報
2017-17195307.09.2017JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) NEURAL NETWORK COMPUTATION CIRCUIT USING SEMICONDUCTOR STORAGE ELEMENT, AND OPERATION METHOD
(FR) CIRCUIT DE CALCUL DE RÉSEAU NEURONAL UTILISANT UN ÉLÉMENT DE STOCKAGE À SEMI-CONDUCTEURS, ET PROCÉDÉ DE FONCTIONNEMENT
(JA) 半導体記憶素子を用いたニューラルネットワーク演算回路及び動作方法
要約
(EN) A combining weight coefficient used in neural network computation is stored in a memory array (20), a word line (22) corresponding to the input data of a neural network is driven by a word line drive circuit (24), and a bit line to which is connected a combining weight coefficient to be computed by a column selection circuit (25) is connected to a computation circuit (26), with a sum total of cell currents flowing in the bit line (23) determined by the computation circuit (26). The determination result of the computation circuit (26) is preserved in an output-holding circuit (27), and is set to the word line drive circuit (24) as input to a neural network of the next layer. A control circuit (29) indicates, on the basis of information held in a network configuration information-holding circuit (28), to the word line drive circuit (24) and the column selection circuit (25) that the word line (22) and the bit line (23) used in neural network computation be selected.
(FR) Un coefficient de pondération de combinaison utilisé dans le calcul d’un réseau neuronal est stocké dans une matrice de mémoire (20), une ligne de mot (22) correspondant aux données d’entrée d’un réseau neuronal est commandée par un circuit de commande de ligne de mot (24), et une ligne de bit à laquelle est connecté un coefficient de pondération de combinaison à calculer par un circuit de sélection de colonne (25) est connectée à un circuit de calcul (26), la somme totale des courants de cellule s’écoulant dans la ligne de bit (23) étant déterminée par le circuit de calcul (26). Le résultat de la détermination du circuit de calcul (26) est conservé dans un circuit de stockage de sortie (27) et est défini pour le circuit de commande de ligne de mot (24) en tant qu’entrée vers un réseau neuronal de la prochaine couche. Un circuit de commande (29) indique, sur la base d’informations contenues dans un circuit de stockage d’informations de configuration de réseau (28), au circuit de commande de ligne de mot (24) et au circuit de sélection de colonne (25), que la ligne de mot (22) et la ligne de bit (23) utilisées dans le calcul du réseau neuronal sont sélectionnées.
(JA) ニューラルネットワーク演算に用いる結合重み係数をメモリアレイ(20)に格納し、ワード線駆動回路(24)でニューラルネットワークの入力データに対応したワード線(22)を駆動し、カラム選択回路(25)で演算の対象となる結合重み係数が接続しているビット線を演算回路(26)に接続し、ビット線(23)に流れるセル電流の総和を演算回路(26)において判定する。演算回路(26)の判定結果を出力保持回路(27)に保存し、次層のニューラルネットワークの入力としてワード線駆動回路(24)に設定する。制御回路(29)はネットワーク構成情報保持回路(28)に保持している情報をもとに、ワード線駆動回路(24)及びカラム選択回路(25)に対し、ニューラルネットワーク演算に用いるワード線(22)及びビット線(23)の選択を指示する。
国際事務局に記録されている最新の書誌情報