このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019049686) 半導体記憶素子を用いたニューラルネットワーク演算回路及び動作方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/049686 国際出願番号: PCT/JP2018/031298
国際公開日: 14.03.2019 国際出願日: 24.08.2018
IPC:
G06N 3/063 (2006.01) ,G06G 7/60 (2006.01) ,G11C 11/54 (2006.01)
G 物理学
06
計算;計数
N
特定の計算モデルに基づくコンピュータ・システム
3
生物学的モデルに基づくコンピュータ・システム
02
ニューラル・ネットワーク・モデルを用いるもの
06
物理的な実現,すなわち,ニューラル・ネットワーク,ニューロン,ニューロン構成要素のハードウェア実装
063
電子的手段を用いるもの
G 物理学
06
計算;計数
G
アナログ計算機
7
計算動作が電気的または磁気的量を変化させることにより行われる装置
48
特定のプロセス,システムまたは装置のためのアナログ計算機,例.シミュレータ
60
生体のためのもの,例.神経系統用
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
54
生物細胞,例.神経細胞(ニューロン),をシミュレーションした素子を用いるもの
出願人:
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP
発明者:
早田 百合子 HAYATA, Yuriko; --
河野 和幸 KOUNO, Kazuyuki; --
中山 雅義 NAKAYAMA, Masayoshi; --
持田 礼司 MOCHIDA, Reiji; --
小野 貴史 ONO, Takashi; --
諏訪 仁史 SUWA, Hitoshi; --
代理人:
新居 広守 NII, Hiromori; JP
寺谷 英作 TERATANI, Eisaku; JP
道坂 伸一 MICHISAKA, Shinichi; JP
優先権情報:
2017-17195307.09.2017JP
発明の名称: (EN) NEURAL NETWORK COMPUTATION CIRCUIT USING SEMICONDUCTOR STORAGE ELEMENT, AND OPERATION METHOD
(FR) CIRCUIT DE CALCUL DE RÉSEAU NEURONAL UTILISANT UN ÉLÉMENT DE STOCKAGE À SEMI-CONDUCTEURS, ET PROCÉDÉ DE FONCTIONNEMENT
(JA) 半導体記憶素子を用いたニューラルネットワーク演算回路及び動作方法
要約:
(EN) A combining weight coefficient used in neural network computation is stored in a memory array (20), a word line (22) corresponding to the input data of a neural network is driven by a word line drive circuit (24), and a bit line to which is connected a combining weight coefficient to be computed by a column selection circuit (25) is connected to a computation circuit (26), with a sum total of cell currents flowing in the bit line (23) determined by the computation circuit (26). The determination result of the computation circuit (26) is preserved in an output-holding circuit (27), and is set to the word line drive circuit (24) as input to a neural network of the next layer. A control circuit (29) indicates, on the basis of information held in a network configuration information-holding circuit (28), to the word line drive circuit (24) and the column selection circuit (25) that the word line (22) and the bit line (23) used in neural network computation be selected.
(FR) Un coefficient de pondération de combinaison utilisé dans le calcul d’un réseau neuronal est stocké dans une matrice de mémoire (20), une ligne de mot (22) correspondant aux données d’entrée d’un réseau neuronal est commandée par un circuit de commande de ligne de mot (24), et une ligne de bit à laquelle est connecté un coefficient de pondération de combinaison à calculer par un circuit de sélection de colonne (25) est connectée à un circuit de calcul (26), la somme totale des courants de cellule s’écoulant dans la ligne de bit (23) étant déterminée par le circuit de calcul (26). Le résultat de la détermination du circuit de calcul (26) est conservé dans un circuit de stockage de sortie (27) et est défini pour le circuit de commande de ligne de mot (24) en tant qu’entrée vers un réseau neuronal de la prochaine couche. Un circuit de commande (29) indique, sur la base d’informations contenues dans un circuit de stockage d’informations de configuration de réseau (28), au circuit de commande de ligne de mot (24) et au circuit de sélection de colonne (25), que la ligne de mot (22) et la ligne de bit (23) utilisées dans le calcul du réseau neuronal sont sélectionnées.
(JA) ニューラルネットワーク演算に用いる結合重み係数をメモリアレイ(20)に格納し、ワード線駆動回路(24)でニューラルネットワークの入力データに対応したワード線(22)を駆動し、カラム選択回路(25)で演算の対象となる結合重み係数が接続しているビット線を演算回路(26)に接続し、ビット線(23)に流れるセル電流の総和を演算回路(26)において判定する。演算回路(26)の判定結果を出力保持回路(27)に保存し、次層のニューラルネットワークの入力としてワード線駆動回路(24)に設定する。制御回路(29)はネットワーク構成情報保持回路(28)に保持している情報をもとに、ワード線駆動回路(24)及びカラム選択回路(25)に対し、ニューラルネットワーク演算に用いるワード線(22)及びビット線(23)の選択を指示する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)