このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019049545) マルチプレクサ、高周波フロントエンド回路及び通信装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/049545 国際出願番号: PCT/JP2018/028010
国際公開日: 14.03.2019 国際出願日: 26.07.2018
IPC:
H03H 7/46 (2006.01)
H 電気
03
基本電子回路
H
インビーダンス回路網,例.共振回路;共振器
7
回路網の部品として受動的電気素子のみを含む多端子対回路網
46
相異った周波数または周波数帯域で動作する若干の電源または負荷を共通の負荷または電源に接続するための回路網
出願人:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
発明者:
森 弘嗣 MORI, Hirotsugu; JP
代理人:
吉川 修一 YOSHIKAWA, Shuichi; JP
傍島 正朗 SOBAJIMA, Masaaki; JP
優先権情報:
2017-17270008.09.2017JP
発明の名称: (EN) MULTIPLEXER, HIGH FREQUENCY FRONT END CIRCUIT AND COMMUNICATION DEVICE
(FR) MULTIPLEXEUR, CIRCUIT FRONTAL À HAUTE FRÉQUENCE ET DISPOSITIF DE COMMUNICATION
(JA) マルチプレクサ、高周波フロントエンド回路及び通信装置
要約:
(EN) This multiplexer (1) is provided with: a demultiplexing circuit (11) having a common terminal (110c) and individual terminals (111 and 112), and a filter (21) connected to the individual terminal (111) and a filter (22) connected to the individual terminal (112). The demultiplexing circuit (11) is also provided with: an impedance circuit (Z1) provided in series on a path (r1) connecting the common terminal (110c) and the individual terminal (111); an impedance circuit (Z2) provided in series on a path (r2) connecting the common terminal (110c) and the individual terminal (112); an impedance circuit (Z3); and a switching circuit (12). The switching circuit (12) connects only one of a node (N1) on the path (r1) between the impedance circuit (Z1) and the individual terminal (111) and a node (N2) on the path (r2) between the impedance circuit (Z2) and the individual terminal (112) to the ground through the impedance circuit (Z3).
(FR) Multiplexeur (1) comportant : un circuit de démultiplexage (11) ayant une borne commune (110c) et des bornes individuelles (111 et 112), et un filtre (21) connecté à la borne individuelle (111) et un filtre (22) connecté à la borne individuelle (112). Le circuit de démultiplexage (11) comprend également : un circuit d'impédance (Z1) disposé en série sur un trajet (r1) reliant la borne commune (110c) et la borne individuelle (111) ; un circuit d'impédance (Z2) disposé en série sur un chemin (r2) reliant la borne commune (110c) et la borne individuelle (112) ; un circuit d'impédance (Z3) ; et un circuit de commutation (12). Le circuit de commutation (12) connecte uniquement l'un d'un nœud (N1) sur le trajet (r1) entre le circuit d'impédance (Z1) et la borne individuelle (111) et d'un nœud (N2) sur le trajet (r2) entre le circuit d'impédance (Z2) et la borne individuelle (112) au sol par l'intermédiaire du circuit d'impédance (Z3).
(JA) マルチプレクサ(1)は、共通端子(110c)、個別端子(111及び112)を有する分波回路(11)と、個別端子(111)に接続されたフィルタ(21)と個別端子(112)に接続されたフィルタ(22)とを備える。分波回路(11)は、さらに、共通端子(110c)と個別端子(111)とを接続する経路(r1)上に直列に設けられたインピーダンス回路(Z1)と、共通端子(110c)と個別端子(112)とを接続する経路(r2)上に直列に設けられたインピーダンス回路(Z2)と、インピーダンス回路(Z3)及びスイッチ回路(12)と、を備える。スイッチ回路(12)は、インピーダンス回路(Z1)と個別端子(111)との間の経路(r1)上のノード(N1)、及び、インピーダンス回路(Z2)と個別端子(112)との間の経路(r2)上のノード(N2)のうち一方のみを、インピーダンス回路(Z3)を介してグランドに接続する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)