このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019049498) 半導体集積回路
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/049498 国際出願番号: PCT/JP2018/025628
国際公開日: 14.03.2019 国際出願日: 06.07.2018
IPC:
H01L 21/82 (2006.01) ,H01L 21/822 (2006.01) ,H01L 27/04 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
出願人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1 Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
発明者:
田中 義則 TANAKA, Yoshinori; JP
代理人:
丸島 敏一 MARUSHIMA, Toshikazu; JP
優先権情報:
2017-17380811.09.2017JP
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS
(JA) 半導体集積回路
要約:
(EN) This semiconductor integrated circuit simplifies the wiring shape of a pair of signal wires wired therein. An output circuit outputs a prescribed differential signal from a positive-side output terminal and a negative-side output terminal. A logic circuit is provided with a plurality of positive-side transistors, each gate of which is arrayed in a prescribed direction, and a plurality of negative-side transistors, each gate of which is arrayed in a prescribed direction. A positive-side signal line is wired along the prescribed direction from the positive-side output terminal and connects each of the gates of the plurality of positive-side transistors with the positive-side output terminal. A negative-side signal line is wired along the prescribed direction from the negative-side output terminal and connects each of the gates of the plurality of negative-side transistors with the negative-side output terminal.
(FR) La présente invention concerne un circuit intégré à semi-conducteurs qui simplifie la forme de câblage d'une paire de fils de signal câblés à l'intérieur. Un circuit de sortie émet un signal différentiel prescrit à partir d'une borne de sortie côté positif et d'une borne de sortie côté négatif. Un circuit logique est pourvu d'une pluralité de transistors côté positif, dont chaque grille est disposée en réseau dans une direction prescrite, et d'une pluralité de transistors côté négatif, dont chaque grille est disposée en réseau dans une direction prescrite. Une ligne de signal côté positif est câblée le long de la direction prescrite à partir de la borne de sortie côté positif et connecte chacune des grilles de la pluralité de transistors côté positif à la borne de sortie côté positif. Une ligne de signal côté négatif est câblée le long de la direction prescrite à partir de la borne de sortie côté négatif et connecte chacune des grilles de la pluralité de transistors côté négatif à la borne de sortie côté négatif.
(JA) 一対の信号線が配線される半導体集積回路において、それらの信号線の配線形状を簡素化する。 出力回路は、所定の差動信号を正側出力端子および負側出力端子から出力する。論理回路には、それぞれのゲートが所定方向に配列された複数の正側トランジスタとそれぞれのゲートが所定方向に配列された複数の負側トランジスタとが配置される。正側信号線は、正側出力端子から前記所定方向に沿って配線されて複数の正側トランジスタのそれぞれの前記ゲートと正側出力端子とを接続する。負側信号線は、負側出力端子から前記所定方向に沿って配線されて複数の負側トランジスタのそれぞれのゲートと負側出力端子とを接続する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)