このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019049360) 表示装置及び表示装置基板
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/049360 国際出願番号: PCT/JP2017/032653
国際公開日: 14.03.2019 国際出願日: 11.09.2017
IPC:
G09F 9/30 (2006.01) ,G09F 9/00 (2006.01) ,G09F 9/33 (2006.01) ,H01L 33/00 (2010.01)
G 物理学
09
教育;暗号方法;表示;広告;シール
F
表示;広告;サイン;ラベルまたはネームプレート;シール
9
情報が個別素子の選択または組合わせによって支持体上に形成される可変情報用の指示装置
30
必要な文字が個々の要素を組み合わせることによって形成されるもの
G 物理学
09
教育;暗号方法;表示;広告;シール
F
表示;広告;サイン;ラベルまたはネームプレート;シール
9
情報が個別素子の選択または組合わせによって支持体上に形成される可変情報用の指示装置
G 物理学
09
教育;暗号方法;表示;広告;シール
F
表示;広告;サイン;ラベルまたはネームプレート;シール
9
情報が個別素子の選択または組合わせによって支持体上に形成される可変情報用の指示装置
30
必要な文字が個々の要素を組み合わせることによって形成されるもの
33
半導体装置,ダイオード,があるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
33
光の放出に特に適用される少なくとも1つの電位障壁または表面障壁を有する半導体装置;それらの装置またはその部品の製造,あるいは処理に特に適用される方法または装置;それらの装置の細部
出願人:
凸版印刷株式会社 TOPPAN PRINTING CO., LTD. [JP/JP]; 東京都台東区台東1丁目5番1号 5-1, Taito 1-chome, Taito-ku, Tokyo 1100016, JP
発明者:
中村 司 NAKAMURA Tsukasa; JP
大中 希 ONAKA Nozomi; JP
福吉 健蔵 FUKUYOSHI Kenzo; JP
代理人:
松沼 泰史 MATSUNUMA Yasushi; JP
鈴木 史朗 SUZUKI Shirou; JP
清水 雄一郎 SHIMIZU Yuichiro; JP
大槻 真紀子 OTSUKI Makiko; JP
優先権情報:
発明の名称: (EN) DISPLAY DEVICE AND DISPLAY DEVICE SUBSTRATE
(FR) DISPOSITIF D'AFFICHAGE ET SUBSTRAT DE DISPOSITIF D'AFFICHAGE
(JA) 表示装置及び表示装置基板
要約:
(EN) This display device according to the present invention is configured by an opposing substrate (100) and an array substrate (200). The opposing substrate (100) is provided with: a transparent substrate (40); a second wiring (2) including a first black color layer and a first conductive layer formed on an observation surface (S) of the transparent substrate (40); a first insulation layer (I) covering the second wiring (2); and a first wiring (1) configured by a second black color layer and a second conductive layer, orthogonal to the second wiring (2), and formed on the first insulation layer (I). The array substrate (200) is provided with: a substrate (45); a third wiring (83) and a fourth wiring (84) configured by a third conductive layer formed on a second surface (N) of the substrate (45); a fifth wiring configured by a fourth conductive layer formed on a second surface of a second substrate and orthogonal to the third wiring and the fourth wiring; a first thin film transistor and a second thin film transistor having a channel layer made of an oxide semiconductor; and a vertical light emitting diode (CHIP) functioning as a display function layer. The first to fourth conductive layers have a structure in which a copper layer or a copper alloy layer is sandwiched by a first conductive metal oxide layer and a second conductive metal oxide layer.
(FR) Le dispositif d'affichage selon la présente invention est conçu au moyen d'un substrat opposé (100) et un substrat de réseau (200). Le substrat opposé (100) est pourvu : d'un substrat transparent (40) ; d'un deuxième câblage (2) comprenant une première couche de couleur noire et une première couche conductrice formée sur une surface d'observation (S) du substrat transparent (40) ; d'une première couche d'isolation (I) recouvrant le deuxième câblage (2) ; et d'un premier câblage (1) conçu au moyen d'une seconde couche de couleur noire et d'une deuxième couche conductrice, orthogonal au deuxième câblage (2), et formé sur la première couche d'isolation (I). Le substrat de matrice (200) est pourvu : d'un substrat (45) ; d'un troisième câblage (83) et d'un quatrième câblage (84) conçu au moyen d’une troisième couche conductrice formée sur une seconde surface (N) du substrat (45) ; un cinquième câblage conçu au moyen d’une quatrième couche conductrice formée sur une seconde surface d'un second substrat et orthogonal au troisième câblage et au quatrième câblage ; un premier transistor en couches minces et un second transistor en couches minces comportant une couche de canal constituée d'un semi-conducteur à oxyde ; et une diode électroluminescente verticale (CHIP) fonctionnant en tant que couche de fonction d'affichage. Les première à quatrième couches conductrices possèdent une structure dans laquelle une couche de cuivre ou une couche d'alliage de cuivre est prise en sandwich entre une première couche d'oxyde métallique conductrice et une seconde couche d'oxyde métallique conductrice.
(JA) 本発明の表示装置は、対向基板(100)と、アレイ基板(200)とから構成され、対向基板は、透明基板(40)と、透明基板の観察面(S)上に形成された第1黒色層及び第1導電層からなる第2配線(2)と、第2配線を覆う第1絶縁層(I)と、第2黒色層及び第2導電層で構成され、第2配線と直交し、第1絶縁層上に形成された第1配線(1)とを具備し、アレイ基板は、基板(45)と、基板の第2面(N)上に形成された第3導電層で構成された第3配線(83)及び第4配線(84)と、第2基板の第2面上に形成された第4導電層で構成され、第3配線及び第4配線に直交して形成された第5配線と、酸化物半導体で構成されるチャネル層を有する第1薄膜トランジスタ及び第2薄膜トランジスタと、表示機能層として機能する垂直型発光ダイオード(CHIP)とを具備し、第1乃至4導電層は、銅層あるいは銅合金層が第1導電性金属酸化物層と第2導電性金属酸化物層とによって挟持された構成を有する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)