このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019049013) 半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/049013 国際出願番号: PCT/IB2018/056697
国際公開日: 14.03.2019 国際出願日: 03.09.2018
IPC:
G11C 5/02 (2006.01) ,G11C 7/12 (2006.01) ,G11C 11/4091 (2006.01) ,H01L 21/8242 (2006.01) ,H01L 27/10 (2006.01) ,H01L 27/108 (2006.01) ,H01L 29/786 (2006.01)
G 物理学
11
情報記憶
C
静的記憶
5
11/00に分類される記憶装置の細部
02
記憶素子の配置,例.マトリックス配列におけるもの
G 物理学
11
情報記憶
C
静的記憶
7
デジタル記憶装置に情報を書き込みまたはデジタル記憶装置から情報を読み出す機構
12
ビット・ライン制御回路,例.ビットライン用の,ドライバ,ブースター,プルアップ回路,プルダウン回路,プレチャージング回路,イコライズ回路
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21
電気的素子を用いるもの
34
半導体装置を用いるもの
40
トランジスタを用いるもの
401
リフレッシングまたは電荷再生,すなわちダイナミック・セル
4063
周辺回路,例.アドレス用,デコード用,駆動用,書込み用,検出用,または同期用
407
電界効果型のメモリ・セル用の周辺回路,例.アドレシング,復号化,駆動,書込み,検知または同期用
409
読出し-書込み(R-W)回路
4091
センスまたはセンス/リフレッシュ増幅器,またはセンス関連回路,例.ビット・ライン対のプリチャージ,イコライズ,または分離
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8239
メモリ構造
8242
ダイナミックランダムアクセスメモリ構造(DRAM)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
105
電界効果構成部品を含むもの
108
ダイナミックランダムアクセスメモリ構造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 神奈川県厚木市長谷398 398, Hase, Atsugi-shi, Kanagawa 2430036, JP
発明者:
大貫達也 ONUKI, Tatsuya; JP
松嵜隆徳 MATSUZAKI, Takanori; JP
加藤清 KATO, Kiyoshi; JP
山崎舜平 YAMAZAKI, Shunpei; JP
優先権情報:
2017-17076606.09.2017JP
2017-17111606.09.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約:
(EN) Provided is a novel semiconductor device. The semiconductor device comprises a plurality of cell arrays and a plurality of peripheral circuits, wherein each cell array has a plurality of memory cells; each peripheral circuit has a first drive circuit, a second drive circuit, a first amplification circuit, a second amplification circuit, a third amplification circuit and a fourth amplification circuit; the first drive circuit and the second drive circuit have the function of supplying a selection signal to a cell array; the first amplification circuit and the second amplification circuit have the function of amplifying a potential inputted from a cell array; the third amplification circuit and the fourth amplification circuit have the function of amplifying a potential inputted from the first amplification circuit or the second amplification circuit; the first drive circuit, the second drive circuit, the first amplification circuit, the second amplification circuit, the third amplification circuit and the fourth amplification circuit each have a region overlapping a cell array; and the memory cells include a metal oxide in the channel formation region.
(FR) L’invention concerne un nouveau dispositif à semi-conducteur. Le dispositif à semi-conducteur comprend une pluralité de réseaux de cellules et une pluralité de circuits périphériques, chaque réseau de cellules comportant une pluralité de cellules de mémoire ; chaque circuit périphérique comporte un premier circuit d'attaque, un second circuit d'attaque, un premier circuit d'amplification, un second circuit d'amplification, un troisième circuit d'amplification et un quatrième circuit d'amplification ; le premier circuit d'attaque et le second circuit d'attaque ont pour fonction de fournir un signal de sélection à un réseau de cellules ; le premier circuit d'amplification et le second circuit d'amplification ont pour fonction d'amplifier un potentiel entré à partir d'un réseau de cellules ; le troisième circuit d'amplification et le quatrième circuit d'amplification ont pour fonction d'amplifier un potentiel entré à partir du premier circuit d'amplification ou du second circuit d'amplification ; le premier circuit d'attaque, le second circuit d'attaque, le premier circuit d'amplification, le second circuit d'amplification, le troisième circuit d'amplification et le quatrième circuit d'amplification comportent chacun une région chevauchant un réseau de cellules ; et les cellules de mémoire comprennent un oxyde métallique dans la région de formation de canal.
(JA) 要約書 新規な半導体装置の提供。 複数のセルアレイと、複数の周辺回路と、を有し、セルアレイは、複数のメモリセルを有し、周辺回 路は、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増幅回路と、第3の増幅回 路と、 第4の増幅回路と、 を有し、 第1の駆動回路及び第2の駆動回路は、 セルアレイに選択信号を 供給する機能を有し、 第1の増幅回路及び第2の増幅回路は、 セルアレイから入力された電位を増幅 する機能を有し、 第3の増幅回路及び第4の増幅回路は、 第1の増幅回路又は第2の増幅回路から入 力された電位を増幅する機能を有し、 第1の駆動回路と、 第2の駆動回路と、 第1の増幅回路と、 第 2の増幅回路と、 第3の増幅回路と、 第4の増幅回路は、 セルアレイと重なる領域を有し、 メモリセ ルは、チャネル形成領域に金属酸化物を含む半導体装置。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)