このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019048987) 半導体装置、および半導体装置の作製方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/048987 国際出願番号: PCT/IB2018/056565
国際公開日: 14.03.2019 国際出願日: 29.08.2018
IPC:
H01L 21/8242 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 27/06 (2006.01) ,H01L 27/108 (2006.01) ,H01L 29/786 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8239
メモリ構造
8242
ダイナミックランダムアクセスメモリ構造(DRAM)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
06
複数の個々の構成部品を反復しない形で含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
105
電界効果構成部品を含むもの
108
ダイナミックランダムアクセスメモリ構造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 神奈川県厚木市長谷398 398, Hase, Atsugi-shi, Kanagawa 2430036, JP
発明者:
松嵜隆徳 MATSUZAKI, Takanori; JP
浅見良信 ASAMI, Yoshinobu; JP
松林大介 MATSUBAYASHI, Daisuke; JP
大貫達也 ONUKI, Tatsuya; JP
優先権情報:
2017-17123806.09.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置、および半導体装置の作製方法
要約:
(EN) Provided is a semiconductor device that can be miniaturized or highly integrated. The present invention comprises a first transistor, a second transistor, a capacitor, and first through third conductors. The first transistor has a first gate, a source, and a drain. The second transistor has a second gate, a third gate upon the second gate, and first and second low-resistance regions, and has an oxide sandwiched between the second gate and the third gate. The capacitor has a first electrode, a second electrode and an insulator sandwiched therebetween. The first low-resistance region overlaps the first gate. The first conductor is electrically connected to the first gate, and is connected to the bottom surface of the first low-resistance region. The capacitor overlaps the first low-resistance region. The first electrode of the capacitor is electrically connected to the first low-resistance region. The second conductor is electrically connected to the drain. The third conductor overlaps the second conductor and is connected to the second conductor and the side surface of the second low-resistance region.
(FR) La présente invention concerne un dispositif à semi-conducteur qui peut être miniaturisé ou hautement intégré. Le dispositif à semi-conducteurs comprend un premier transistor, un second transistor, un condensateur, et de premier à troisième conducteurs. Le premier transistor a une première grille, une source et un drain. Le second transistor a une seconde grille, une troisième grille sur la seconde grille, et des première et seconde régions de faible résistance, et a un oxyde pris en sandwich entre la seconde grille et la troisième grille. Le condensateur comporte une première électrode, une seconde électrode, et un isolant pris en sandwich entre celles-ci. La première région de faible résistance chevauche la première grille. Le premier conducteur est électroconnecté à la première grille, et est connecté à la surface inférieure de la première région de faible résistance. Le condensateur chevauche la première région de faible résistance. La première électrode du condensateur est électroconnectée à la première région de faible résistance. Le second conducteur est électroconnecté au drain. Le troisième conducteur chevauche le second conducteur et est connecté au second conducteur et à la surface latérale de la seconde région de faible résistance.
(JA) 要約書 微細化または高集積化が可能な半導体装置を提供する。 第1のトランジスタ、 第2のトランジスタ、 容量、 および第1乃至第3の導電体を有し、 第1のトラ ンジスタは、第1のゲート、ソース、およびドレインを有し、第2のトランジスタは、第2のゲート、 第2のゲート上の第3のゲート、 および第1および第2の低抵抗領域を有し、 かつ第2のゲートと第 3のゲートの間に挟まれた酸化物を有し、 容量は、 第1の電極、 第2の電極、 およびこれらに挟まれ た絶縁体を有し、 第1の低抵抗領域は、 第1のゲートと重畳し、 第1の導電体は、 第1のゲートと電 気的に接続し、かつ、第1の低抵抗領域の底面と接続し、容量は、第1の低抵抗領域と重畳し、容量 の第1の電極は、第1の低抵抗領域と電気的に接続し、第2の導電体は、ドレインと電気的に接続し、 第3の導電体は、 第2の導電体と重畳し、 かつ、 第2の導電体、 および第2の低抵抗領域の側面と接 続する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)