このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019048984) 半導体装置、および半導体装置の作製方法
Document

明 細 書

発明の名称

技術分野

0001   0002   0003  

背景技術

0004   0005   0006   0007   0008   0009   0010   0011   0012   0013  

先行技術文献

特許文献

0014  

非特許文献

0015  

発明の概要

発明が解決しようとする課題

0016   0017   0018   0019   0020   0021  

課題を解決するための手段

0022   0023   0024   0025   0026   0027   0028  

発明の効果

0029   0030   0031  

図面の簡単な説明

0032  

発明を実施するための形態

0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165   0166   0167   0168   0169   0170   0171   0172   0173   0174   0175   0176   0177   0178   0179   0180   0181   0182   0183   0184   0185   0186   0187   0188   0189   0190   0191   0192   0193   0194   0195   0196   0197   0198   0199   0200   0201   0202   0203   0204   0205   0206   0207   0208   0209   0210   0211   0212   0213   0214   0215   0216   0217   0218   0219   0220   0221   0222   0223   0224   0225   0226   0227   0228   0229   0230   0231   0232   0233   0234   0235   0236   0237   0238   0239   0240   0241   0242   0243   0244   0245   0246   0247   0248   0249   0250   0251   0252   0253   0254   0255   0256   0257   0258   0259   0260   0261   0262   0263   0264   0265   0266   0267   0268   0269   0270   0271   0272   0273   0274   0275   0276   0277   0278   0279   0280   0281   0282   0283   0284   0285   0286   0287   0288   0289   0290   0291   0292   0293   0294   0295   0296   0297   0298   0299   0300   0301   0302   0303   0304   0305   0306   0307   0308   0309   0310   0311   0312   0313   0314   0315   0316   0317   0318   0319   0320   0321   0322   0323   0324   0325   0326   0327   0328   0329   0330   0331   0332   0333   0334   0335   0336   0337   0338   0339   0340   0341   0342   0343   0344   0345   0346   0347   0348   0349   0350   0351   0352   0353   0354   0355   0356   0357   0358   0359   0360   0361   0362   0363   0364   0365   0366   0367   0368   0369   0370   0371   0372   0373   0374   0375   0376   0377   0378   0379   0380   0381   0382   0383   0384   0385   0386   0387   0388   0389   0390   0391   0392   0393   0394   0395   0396   0397   0398   0399   0400   0401   0402   0403   0404   0405   0406   0407   0408   0409   0410   0411   0412   0413   0414   0415   0416   0417   0418   0419   0420   0421   0422   0423   0424   0425   0426   0427   0428   0429   0430   0431   0432   0433   0434   0435   0436   0437   0438   0439   0440   0441   0442   0443   0444   0445   0446   0447   0448   0449   0450   0451   0452   0453   0454   0455   0456   0457   0458   0459   0460   0461   0462   0463   0464   0465   0466   0467   0468   0469   0470   0471   0472   0473   0474   0475   0476   0477   0478   0479   0480   0481   0482   0483   0484   0485   0486   0487   0488   0489   0490   0491   0492   0493   0494   0495   0496   0497   0498   0499   0500   0501   0502   0503   0504   0505   0506   0507   0508   0509   0510   0511   0512   0513   0514   0515   0516   0517   0518   0519   0520   0521   0522   0523   0524   0525   0526   0527   0528   0529   0530   0531   0532   0533   0534   0535   0536   0537   0538   0539   0540   0541   0542   0543   0544   0545   0546   0547   0548   0549   0550   0551   0552   0553   0554   0555   0556   0557   0558   0559   0560   0561   0562   0563   0564   0565   0566   0567   0568   0569   0570   0571   0572   0573   0574   0575   0576   0577   0578   0579   0580   0581   0582   0583   0584   0585   0586   0587   0588   0589   0590   0591   0592   0593   0594   0595   0596   0597   0598   0599   0600   0601   0602   0603   0604   0605   0606   0607   0608   0609   0610   0611   0612   0613   0614   0615   0616   0617   0618   0619   0620   0621   0622   0623   0624   0625   0626   0627   0628   0629   0630   0631   0632   0633   0634   0635   0636   0637   0638   0639   0640   0641   0642   0643   0644   0645   0646   0647   0648   0649  

実施例 1

0650   0651   0652   0653   0654   0655   0656   0657   0658   0659   0660   0661   0662   0663   0664   0665   0666   0667   0668  

実施例 2

0669   0670   0671   0672   0673   0674   0675   0676   0677   0678   0679   0680   0681   0682   0683   0684   0685   0686   0687   0688   0689   0690   0691   0692  

符号の説明

0693  

請求の範囲

1   2   3   4   5   6   7  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32   33   34   35  

明 細 書

発明の名称 : 半導体装置、および半導体装置の作製方法

技術分野

[0001]
本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。
[0002]
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置(液晶表示装置、発光表示装置など)、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
[0003]
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。

背景技術

[0004]
近年、半導体装置の開発が進められ、LSIやCPUやメモリが主に用いられている。CPUは、半導体ウエハから切り離された半導体集積回路(少なくともトランジスタおよびメモリ)を有し、接続端子である電極が形成された半導体素子の集合体である。
[0005]
LSIやCPUやメモリなどの半導体回路(ICチップ)は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
[0006]
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する。)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
[0007]
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のCPUなどが開示されている(特許文献1参照。)。
[0008]
また、酸化物半導体を用いたトランジスタとして、セルフアライン構造のトランジスタが提案されている。当該セルフアライン構造のトランジスタとして、ソース領域及びドレイン領域上に金属膜を形成し、当該金属膜に対して熱処理を行うことで、金属膜を高抵抗化させるとともに、ソース領域およびドレイン領域を低抵抗化させる方法が開示されている(特許文献2参照)。
[0009]
また、酸化物半導体を用いたトランジスタの作製方法として、ソース領域及びドレイン領域上に金属膜を形成したのち熱処理を行い、その後、当該金属膜を通過してドーパントを導入することで、ソース領域およびドレイン領域を低抵抗化させる方法が開示されている(特許文献3参照)。
[0010]
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
[0011]
トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、In−Ga−Zn酸化物(以下、IGZOとも呼ぶ。)に関する研究が盛んに行われている。
[0012]
IGZOに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、CAAC(c−axis aligned crystalline)構造およびnc(nanocrystalline)構造が見出された(非特許文献1乃至非特許文献3参照。)。非特許文献1および非特許文献2では、CAAC構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、CAAC構造およびnc構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献4および非特許文献5に示されている。
[0013]
さらに、IGZOを活性層として用いたトランジスタは極めて低いオフ電流を持ち(非特許文献6参照。)、その特性を利用したLSIおよびディスプレイが報告されている(非特許文献7および非特許文献8参照。)。

先行技術文献

特許文献

[0014]
特許文献1 : 特開2012−257187号公報
特許文献2 : 特開2011−228622号公報
特許文献3 : 特開2013−016782号公報

非特許文献

[0015]
非特許文献1 : S. Yamazaki et al., “SID Symposium Digest of Technical Papers”, 2012, volume 43, issue 1, p.183−186
非特許文献2 : S. Yamazaki et al., “Japanese Journal of Applied Physics”, 2014, volume 53, Number 4S, p.04ED18−1−04ED18−10
非特許文献3 : S. Ito et al., “The Proceedings of AM−FPD’13 Digest of Technical Papers”, 2013, p.151−154
非特許文献4 : S. Yamazaki et al., “ECS Journal of Solid State Science and Technology”, 2014, volume 3, issue 9, p.Q3012−Q3022
非特許文献5 : S. Yamazaki, “ECS Transactions”,2014,volume 64, issue 10, p.155−164
非特許文献6 : K. Kato et al., “Japanese Journal of Applied Physics”, 2012, volume 51, p.021201−1−021201−7
非特許文献7 : S. Matsuda et al., “2015 Symposium on VLSI Technology Digest of Technical Papers”, 2015, p.T216−T217
非特許文献8 : S. Amano et al., “SID Symposium Digest of Technical Papers”, 2010, volume 41, issue 1, p.626−629

発明の概要

発明が解決しようとする課題

[0016]
特許文献2においては、ソース領域およびドレイン領域を低抵抗化させる際に、ソース領域およびドレイン領域上に金属膜を形成し、当該金属膜に対して酸素雰囲気下で熱処理を行っている。熱処理を行うことで、酸化物半導体膜のソース領域およびドレイン領域中には金属膜の構成元素がドーパントとして入り込んで、低抵抗化させている。また、酸素雰囲気下で熱処理を行うことで、導電膜を酸化させ、当該導電膜を高抵抗化させている。ただし、酸素雰囲気下で熱処理を行っているため、酸化物半導体膜中から金属膜が酸素を引き抜く作用が低い。
[0017]
また、特許文献2においては、チャネル形成領域の酸素濃度については記載されているが、水、水素などの不純物の濃度については、言及されていない。すなわち、チャネル形成領域の高純度化(水、水素などの不純物の低減化、代表的には脱水・脱水素化)が行われていないため、ノーマリーオンのトランジスタ特性となりやすいといった問題があった。なお、ノーマリーオンのトランジスタ特性とは、ゲートに電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。一方でノーマリーオフのトランジスタ特性とは、ゲートに電圧を印加しない状態では、トランジスタに電流が流れない状態である。
[0018]
上述の問題に鑑み、本発明の一態様は、トランジスタのソース領域およびドレイン領域を安定して低抵抗化させるとともに、チャネル形成領域を高純度化させることで良好な電気特性を有する半導体装置を提供することを課題の一つとする。
[0019]
または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
[0020]
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
[0021]
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

[0022]
本発明の一態様は、第1の絶縁体を形成し、第1の絶縁体上に第2の絶縁体を形成し、第2の絶縁体上に島状の酸化物を形成し、酸化物上に、第3の絶縁体と導電体の積層体を形成し、酸化物、および積層体上に金属元素を有する膜を形成することにより、酸化物を選択的に低抵抗化し、第2の絶縁体と、酸化物と、および積層体上に第4の絶縁体を形成した後、第4の絶縁体に、第2の絶縁体を露出する開口部を形成し、第2の絶縁体、および第4の絶縁体上に、第5の絶縁体を形成し、第5の絶縁体に対して、酸素導入処理を行う。
[0023]
上記において、酸素導入処理は、イオン注入法により行われる。
[0024]
上記において、酸素導入処理は、第5の絶縁体上に、酸素ガスを用いたスパッタリング法により、第6の絶縁体を成膜することにより行われる。
[0025]
上記において、第6の絶縁体は、酸素の拡散を抑制する機能を有する。
[0026]
上記において、第1の絶縁体は、酸素の拡散を抑制する機能を有する。
[0027]
上記において、金属元素を有する膜を除去した後、第4の絶縁体を形成する。
[0028]
上記において、金属元素は、アルミニウム、ルテニウム、チタン、タンタル、クロム、およびタングステンの少なくとも一である。

発明の効果

[0029]
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。
[0030]
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
[0031]
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

[0032]
[図1] 本発明の一態様に係る半導体装置を説明する上面図および断面図。
[図2] 本発明の一態様に係る半導体装置を説明する断面図。
[図3] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図4] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図5] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図6] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図7] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図8] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図9] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図10] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図11] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図12] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図13] 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
[図14] 本発明の一態様に係る半導体装置を説明する上面図および断面図。
[図15] 本発明の一態様に係る半導体装置を説明する上面図および断面図。
[図16] 本発明の一態様に係る記憶装置の構成を示す上面図、および断面図。
[図17] 本発明の一態様に係る記憶装置の構成を示す回路図。
[図18] 本発明の一態様に係る記憶装置の構成を示す断面図。
[図19] 本発明の一態様に係る記憶装置の構成を示す断面図。
[図20] インバータ回路の構成例を示す回路図と、その動作例を示すタイミングチャート
[図21] 本発明の一態様に係る記憶装置の構成例を示すブロック図。
[図22] 本発明の一態様に係る記憶装置の構成例を示す回路図。
[図23] 本発明の一態様に係る記憶装置の構成例を示す回路図。
[図24] 本発明の一態様に係る記憶装置の構成例を示すブロック図。
[図25] 本発明の一態様に係る記憶装置の構成例を示すブロック図、および回路図。
[図26] 本発明の一態様に係る半導体装置の構成例を示すブロック図。
[図27] 本発明の一態様に係る半導体装置の構成例を示すブロック図、回路図、および半導体装置の動作例を示すタイミングチャート。
[図28] 本発明の一態様に係る半導体装置の構成例を示すブロック図。
[図29] 本発明の一態様に係る半導体装置の構成例を示す回路図、および半導体装置の動作例を示すタイミングチャート。
[図30] 本発明の一態様に係るAIシステムの構成例を示すブロック図。
[図31] 本発明の一態様に係るAIシステムの応用例を説明するブロック図。
[図32] 本発明の一態様に係るAIシステムを組み込んだICの構成例を示す斜視模式図。
[図33] 本発明の一態様の電子機器を説明する図。
[図34] 実施例に係る各試料の断面、および各試料のTDS測定の結果を説明する図。
[図35] 実施例に係る各試料のΔVshのストレス時間依存性を説明する図。

発明を実施するための形態

[0033]
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
[0034]
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
[0035]
また、特に上面図(「平面図」ともいう。)や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
[0036]
また、本明細書などにおいて、第1、第2等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
[0037]
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
[0038]
例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
[0039]
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
[0040]
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であり、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに、XとYとが、接続されている場合である。
[0041]
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。
[0042]
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。
[0043]
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネルが形成される領域を有しており、チャネルが形成される領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネルが形成される領域とは、電流が主として流れる領域をいう。
[0044]
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
[0045]
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
[0046]
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
[0047]
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、「実効的なチャネル幅」ともいう。)と、トランジスタの上面図において示されるチャネル幅(以下、「見かけ上のチャネル幅」ともいう。)と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
[0048]
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
[0049]
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。
[0050]
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のDOS(Density of States)が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
[0051]
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が55原子%以上65原子%以下、窒素が1原子%以上20原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が55原子%以上65原子%以下、酸素が1原子%以上20原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の濃度範囲で含まれるものをいう。
[0052]
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
[0053]
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、nチャネル型のトランジスタとする。よって、そのしきい値電圧(「Vth」ともいう。)は、明示されている場合を除き、0Vよりも大きいものとする。
[0054]
また、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
[0055]
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
[0056]
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
[0057]
本明細書等において、金属酸化物(metal oxide)とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
[0058]
また、本明細書等において、ノーマリーオフとは、ゲートに電圧を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅1μmあたりの電流が、室温において1×10 −20A以下、85℃において1×10 −18A以下、または125℃において1×10 −16A以下であることをいう。
[0059]
(実施の形態1)
以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の一例について説明する。
[0060]
<半導体装置の構成例>
図1(A)、図1(B)、および図1(C)は、本発明の一態様に係るトランジスタ200、およびトランジスタ200周辺の上面図および断面図である。
[0061]
図1(A)は、トランジスタ200を有する半導体装置の上面図である。また、図1(B)、および図1(C)は当該半導体装置の断面図である。ここで、図1(B)は、図1(A)にA1−A2の一点鎖線で示す部位の断面図である。また、図1(C)は、図1(A)にA3−A4の一点鎖線で示す部位の断面図である。なお、図1(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
[0062]
本発明の一態様の半導体装置は、トランジスタ200と、層間膜として機能する絶縁体210、絶縁体212、絶縁体280、絶縁体282、絶縁体284を有する。また、トランジスタ200と電気的に接続し、配線として機能する導電体203、およびプラグとして機能する導電体240(導電体240s、および導電体240d)とを有する。
[0063]
なお、導電体203は、絶縁体212の開口の内壁に接して導電体203の第1の導電体が形成され、さらに内側に導電体203の第2の導電体が形成されている。ここで、導電体203の上面の高さと、絶縁体212の上面の高さは同程度にできる。なお、本実施の形態では、導電体203の第1の導電体および導電体203の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体203を単層、または3層以上の積層構造として設ける構成にしてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
[0064]
また、導電体240は、絶縁体280、絶縁体282、絶縁体284の開口の内壁に接して形成されている。ここで、導電体240の上面の高さと、絶縁体284の上面の高さは同程度にできる。なお、本実施の形態では、導電体240が2層の積層構造である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体240は、単層、又は3層以上の積層構造でもよい。
[0065]
[トランジスタ200]
図1に示すように、トランジスタ200は、基板(図示せず。)の上に配置された絶縁体214および絶縁体216と、絶縁体214および絶縁体216に埋め込まれるように配置された導電体205と、絶縁体216と導電体205の上に配置された絶縁体220と、絶縁体220の上に配置された絶縁体222と、絶縁体222の上に配置された絶縁体224と、絶縁体224の上に配置された酸化物230(酸化物230a、酸化物230b、および酸化物230c)と、酸化物230の上に配置された絶縁体250と、絶縁体250上に配置された導電体260(導電体260a、導電体260b、および導電体260c)と、導電体260の上に配置された絶縁体270と、絶縁体270上に配置された絶縁体271と、少なくとも酸化物230c、絶縁体250、および導電体260の側面と接して配置された絶縁体275と、酸化物230上に配置された絶縁体273と、を有する。
[0066]
なお、図1に示すトランジスタ200では、酸化物230a、酸化物230b、および酸化物230cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物230bの単層、酸化物230bと酸化物230aの2層構造、酸化物230bと酸化物230cの2層構造、または4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ200では、導電体260aおよび導電体260bを積層する構成について示しているが、本発明はこれに限られるものではない。
[0067]
また、トランジスタ200は、チャネルが形成される領域(以下、チャネル形成領域ともいう。)を含む酸化物230(酸化物230a、酸化物230b、および酸化物230c)に、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう。)を用いることが好ましい。
[0068]
酸化物230として、例えば、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いるとよい。また、酸化物230として、In−Ga酸化物、In−Zn酸化物を用いてもよい。
[0069]
チャネル形成領域に酸化物半導体を用いたトランジスタ200は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ200に用いることができる。
[0070]
一方、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動し、ノーマリーオン特性(ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性)となりやすい。また、酸化物半導体中に、適量値を超えた過剰な酸素を有した状態で、該トランジスタを駆動した場合、過剰な酸素原子の価数が変化し、該トランジスタの電気特性が変動することで、信頼性が悪くなる場合がある。
[0071]
従って、トランジスタに用いる酸化物半導体は、不純物、酸素欠損、および、化学量論的組成を満たす酸素よりも多くの酸素(以下、過剰酸素ともいう)がない、高純度真性な酸化物半導体を用いることが好ましい。
[0072]
しかしながら、酸化物半導体を用いたトランジスタにおいて、トランジスタを構成する導電体、またはトランジスタと接続するプラグや配線に用いられる導電体に、酸化物半導体の酸素が徐々に吸収され、継時的変化の一つとして、酸素欠損を生じる場合がある。
[0073]
従って、該トランジスタの酸化物半導体の近傍に、過剰酸素領域を有する構造体を設けることが好ましい。酸化物半導体に生じた酸素欠損に、該過剰酸素領域を有する構造体の過剰酸素を拡散することで、該酸素欠損を補償することができる。一方で、上記過剰酸素領域を有する構造体の過剰酸素が、適量値を超えて拡散した場合、過剰に供給された酸素は、酸化物半導体の構造を変化させる場合がある。
[0074]
そこで、トランジスタ200上に設けられた層間膜として機能する絶縁体280と、絶縁体280、および酸化物230と接して設けられる絶縁体224に、酸素を含む絶縁体を用いる。特に、絶縁体280には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体280には、化学量論的組成よりも酸素が過剰に存在する領域(以下、過剰酸素領域ともいう)が形成されていることが好ましい。
[0075]
絶縁体280に過剰酸素領域を設けるには、絶縁体280に、酸素(少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を導入し、酸素を過剰に含有する領域を形成する。
[0076]
例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いて、絶縁体280に酸素イオンを導入することができる。例えば、酸素導入処理として、酸素を含むガスを用いて、イオン注入法により、処理を行えばよい。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。
[0077]
特に、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることで、処理条件を適宜設定することができる。従って、トランジスタの形状、サイズ、集積度、またはレイアウトに応じて、絶縁体280が有する過剰酸素量を調整、または制御することができる。
[0078]
また、酸素導入処理の一例として、絶縁体280上に、スパッタリング装置を用いて、酸化物を積層する方法がある。例えば、絶縁体282を成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁体282を成膜しながら、絶縁体280に酸素を導入することができる。
[0079]
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位E0が与えられる。また、基板は、接地電位などの電位E1が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位E2となる領域が存在する。各電位の大小関係は、E2>E1>E0である。
[0080]
プラズマ内のイオンが、電位差E2−E0によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を通過し、被成膜面と接する絶縁体280に取り込まれる場合がある。また、プラズマ内のイオンは、電位差E2−E1によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体280内部まで到達する。イオンが絶縁体280に取り込まれることにより、イオンが取り込まれた領域が絶縁体280に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体280に過剰酸素領域が形成される。
[0081]
一方、酸化物230に接する絶縁体224は、酸素を拡散する絶縁体であればよい。さらに、絶縁体280と、絶縁体224との間に、酸素の拡散を抑制する絶縁体273を設ける。なお、絶縁体273は、開口部273hを有し、開口部273hを介して、絶縁体280と、絶縁体224とが接する。開口部273hは、トランジスタ200の形状、サイズ、集積度、またはレイアウトに応じて適宜設計すればよい。例えば、開口部273hの形状を、円形状、または多角形状のホール、溝、またはスリットなどとしてもよい。
[0082]
つまり、絶縁体280が有する過剰酸素が、絶縁体224を介して、酸化物230の酸素欠損を低減することで、ノーマリーオフ特性(しきい値電圧がプラスとなる電気特性)を有し、信頼性が高いトランジスタを提供することができる。また、開口部273hを有する絶縁体273を設けることで、絶縁体280が有する過剰酸素が、適量値を超えて酸化物230へ拡散することを抑制することができる。
[0083]
また、例えば、絶縁体273が有する開口部273hは、絶縁体250と接する絶縁体275を露出するように設けられてもよい。開口部273hを介して、絶縁体280と、絶縁体275が接することで、絶縁体280中の過剰酸素は、絶縁体275および絶縁体250を拡散し、酸化物230に供給される。酸化物230に到達した過剰酸素は、酸化物230に生じた酸素欠損を補償することで、トランジスタ200はノーマリーオフ特性を有する。また、酸化物230に生じた酸素欠損を補償することで、トランジスタ200の信頼性を向上させることができる。
[0084]
また、絶縁体280が有する過剰酸素領域中の酸素を、効率よく酸化物230へ供給するため、絶縁体280の上方に、絶縁体282を設ける。つまり、絶縁体282が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、トランジスタ200の外側へ拡散することなく、効率よく酸化物230へ供給することができる。なお、バリア性とは、水素、および水に代表される不純物、または酸素などの拡散を抑制する機能とする。
[0085]
また、絶縁体224の下方に、酸素に対するバリア性を有する絶縁体222を設けてもよい。絶縁体222を有することで、過剰酸素領域の酸素は、トランジスタ200の外側に拡散することなく、効率よく酸化物230へ供給することができる。
[0086]
さらに、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、チタン、タンタル、クロム、タングステン、などの金属元素が添加することで、低抵抗化する場合がある。酸化物半導体に、金属元素、並びに、水素、および窒素などの不純物元素を、選択的に添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることができる。つまり、酸化物230を選択的に低抵抗化することで、島状に加工した酸化物230に、キャリア密度が低い半導体として機能する領域と、キャリア密度の高いソース領域、またはドレイン領域として機能する低抵抗化した領域と、を設けることができる。
[0087]
酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。
[0088]
また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜から、当該膜の成分である金属元素、または窒素が、酸化物半導体へと拡散し、低抵抗化することができる。酸化物半導体に添加された金属元素は、酸化物半導体と金属元素と、金属化合物を形成することで、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。
[0089]
ここで、図2に、図1(B)の拡大図を示す。図2において、黒点は過剰酸素、矢印は過剰酸素がとりうる拡散経路を示す。絶縁体273は、絶縁体224と重畳する領域上に開口部273hを有する。絶縁体280が有する過剰酸素は、絶縁体273が有する開口部273hを通過し、酸化物230へと拡散する。
[0090]
図2に示すように、酸化物230は、トランジスタのチャネル形成領域として機能する領域234と、ソース領域またはドレイン領域として機能する領域242(領域242s、および領域242d)と、を有する。
[0091]
ソース領域またはドレイン領域として機能する領域242は、低抵抗化した領域である。また、チャネル形成領域として機能する領域234は、ソース領域またはドレイン領域として機能する領域242よりも、キャリア密度が低い高抵抗領域である。
[0092]
なお、領域242は、金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域234よりも高いことが好ましい。例えば、領域242は、酸化物230の他に、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
[0093]
酸化物230において、領域242を選択的に形成するためには、例えば、ゲートとして機能する導電体260をマスクとして、酸化物230上に接して、金属元素を有する膜を設ければよい。なお、金属元素を有する膜として、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を用いることができる。酸化物230において、金属元素を有する膜と接した領域に、金属元素が添加されることで、酸化物230中に、金属化合物が形成され、領域242を低抵抗化することができる。
[0094]
また、金属元素を有する膜と、酸化物230との界面に、化合物層が形成されていてもよい。なお、化合物層とは、金属元素を有する膜の成分と、酸化物230の成分とを含む金属化合物を有する層とする。例えば、化合物層として、酸化物230中の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。
[0095]
なお、上記金属化合物は、必ずしも、酸化物230中に形成されていなくともよい。例えば、金属元素を有する膜に、金属化合物が形成されていてもよい。また、例えば、酸化物230の表面、金属元素を有する膜の表面、または金属元素を有する膜と酸化物230との界面に形成された化合物層に設けられていてもよい。
[0096]
従って、領域242は、金属元素を有する膜の低抵抗領域、または、金属元素を有する膜と酸化物230との間に形成された化合物層の低抵抗化領域も含む場合がある。つまり、本明細書では、ソース領域またはドレイン領域として機能する領域が、領域242とする。
[0097]
上記より、酸化物230に低抵抗領域を形成する際に、ゲート電極として機能する導電体260をマスクとすることで、自己整合的に酸化物230は低抵抗化する。そのため、複数のトランジスタ200を同時に形成する場合、トランジスタ間の電気特性バラつきを小さくすることができる。また、トランジスタ200のチャネル長は、導電体260の幅により決定され、導電体260の幅を最小加工寸法とすることにより、トランジスタ200の微細化が可能となる。
[0098]
なお、金属元素を有する膜が、水素を吸収する特性を有する場合、酸化物230中の水素は、当該膜へと吸収される。従って、酸化物230中の不純物である水素を低減することができる。また、金属元素を有する膜は、後の工程で、酸化物230から吸収した水素とともに除去してもよい。
[0099]
なお、金属元素を有する膜は、必ずしも除去しなくともよい。例えば、金属元素を有する膜を絶縁化し、高抵抗化している場合は、残存させてもよい。例えば、金属元素を有する膜は、酸化物230から吸収した酸素により、酸化し、絶縁体となり、高抵抗化する場合がある。その場合、金属元素を有する膜は、層間膜として機能する場合がある。
[0100]
また、例えば、金属元素を有する膜に、導電性を有する領域が残存している場合、熱処理を行うことにより、酸化させることで、絶縁体となり、高抵抗化する。当該熱処理は、例えば、酸化性雰囲気下で行うことが好ましい。また、金属元素を有する膜の近傍に酸素を有する構造体がある場合、熱処理を行うことで、金属元素を有する膜は、当該構造体が有する酸素と反応し、酸化する場合がある。
[0101]
金属元素を有する膜を、絶縁体として残存させることで、層間膜として機能させることができる。当該構造とする場合、金属元素を有する膜は、後工程で、絶縁化させることができる程度の膜厚で設ける。なお、上記酸化性雰囲気下で熱処理を行う場合には、酸化物230と、金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において一度熱処理を行ったあとに行うと好適である。窒素を含む雰囲気下において、一度熱処理を行うことで、酸化物230中の酸素が金属元素を有する膜に拡散しやすくなる。
[0102]
ここで、絶縁体280が有する過剰酸素が、絶縁体273が有する開口部273hを通過し、絶縁体224を介して、酸化物230に供給される。酸化物230と、絶縁体224とが接する面から、過剰酸素が酸化物230へと拡散し、酸化物230に生じた酸素欠損を低減することで、トランジスタ200はノーマリーオフ特性を有する。また、酸化物230に生じた酸素欠損を補償することで、トランジスタ200の信頼性を向上させることができる。
[0103]
なお、絶縁体282、および絶縁体220により、酸化物230と、絶縁体280を封止することで、絶縁体280が有する過剰酸素は、効率よく酸化物230へと供給される。また、開口部273hを有する絶縁体273が、酸素に対してバリア性を有することで、酸化物230、および酸化物230と接する絶縁体に、過剰に酸素が供給されることを抑制することができる。
[0104]
また、酸化物230に設けられた低抵抗化した領域242は、金属元素が添加されているため、安定であり、酸化物230の酸素欠損を低減したとしても、低抵抗を維持することができる。
[0105]
また、図2では、領域234、および領域242が、酸化物230bに形成されているが、これに限られない。例えば、これらの領域は、酸化物230a、および酸化物230cにも、形成されていてもよい。また、図2では、各領域の境界を、酸化物230の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、各領域が酸化物230bの表面近傍では導電体260側に張り出し、酸化物230bの下面近傍では、導電体240s側または導電体240d側に後退する形状になる場合がある。
[0106]
また、酸化物230において、各領域の境界は明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化(グラデーションともいう。)していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
[0107]
上記構成により、電気特性の変動が少ない、信頼性が高いトランジスタを提供することができる。また、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
[0108]
また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流(オフ電流)が小さいため、低消費電力の半導体装置を提供できる。
[0109]
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
[0110]
以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の詳細な構成について説明する。
[0111]
導電体203は、図1(A)、および図1(C)に示すように、チャネル幅方向に延伸されており、導電体205に電位を印加する配線として機能する。なお、導電体203は、絶縁体212に埋め込まれて設けることが好ましい。
[0112]
導電体205は、酸化物230、および導電体260と、重なるように配置する。また、導電体205は、導電体203の上に接して設けるとよい。また、導電体205は、絶縁体214および絶縁体216に埋め込まれて設けることが好ましい。
[0113]
ここで、導電体260は、第1のゲート(トップゲートともいう。)電極として機能する場合がある。また、導電体205は、第2のゲート(ボトムゲートともいう。)電極として機能する場合がある。
[0114]
例えば、第1のゲート電極、および第2のゲート電極を有するトランジスタは、第2のゲート電極に印加する電位と、第1のゲート電極に印加する電位とに、異なる電位を印加することで、トランジスタの閾値電圧を制御することができる。また、例えば、第2のゲート電極に負の電位を印加することにより、トランジスタの閾値電圧を0Vより大きくし、オフ電流を低減することができる。つまり、第2のゲート電極に負の電位を印加することにより、第1のゲート電極に印加する電位が0Vのときのドレイン電流を小さくすることができる。
[0115]
また、導電体203上に導電体205を設けることで、第1のゲート電極、および配線としての機能を有する導電体260と、導電体203との距離を適宜設計することが可能となる。つまり、導電体203と導電体260の間に絶縁体214および絶縁体216などが設けられることで、導電体203と導電体260の間の寄生容量を低減し、導電体203と導電体260の間の絶縁耐圧を高めることができる。
[0116]
また、導電体203と導電体260との間の寄生容量を低減することで、トランジスタ200のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体203と導電体260の間の絶縁耐圧を高めることで、トランジスタ200の信頼性を向上させることができる。よって、絶縁体214および絶縁体216の膜厚を厚くすることが好ましい。なお、導電体203の延伸方向はこれに限られず、例えば、トランジスタ200のチャネル長方向に延伸されてもよい。
[0117]
なお、導電体205は、図1(A)に示すように、酸化物230、および導電体260と重なるように配置する。また、導電体205は、酸化物230における領域234よりも、大きく設けるとよい。特に、図1(C)に示すように、導電体205は、酸化物230の領域234のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物230のチャネル幅方向における側面の外側において、導電体205と、導電体260とは、絶縁体を介して重畳していることが好ましい。
[0118]
上記構成を有することで、導電体260、および導電体205に電位を印加した場合、導電体260から生じる電界と、導電体205から生じる電界と、がつながり、酸化物230に形成されるチャネル形成領域を覆うことができる。つまり、第1のゲート電極としての機能を有する導電体260の電界と、第2のゲート電極としての機能を有する導電体205の電界によって、領域234のチャネル形成領域を電気的に取り囲むことができる。
[0119]
また、導電体205は、絶縁体214および絶縁体216の開口の内壁に接して第1の導電体が形成され、さらに内側に第2の導電体が形成されている。ここで、第1の導電体および第2の導電体の上面の高さと、絶縁体216の上面の高さは同程度にできる。なお、トランジスタ200では、導電体205の第1の導電体および導電体205の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体205は、単層、または3層以上の積層構造として設ける構成にしてもよい。
[0120]
ここで、導電体205、または導電体203の第1の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N O、NO、NO など)、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
[0121]
導電体205、または導電体203の第1の導電体が酸素の拡散を抑制する機能を持つことにより、導電体205、または導電体203の第2の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体205、または導電体203の第1の導電体としては、上記導電性材料を単層または積層とすればよい。これにより、水素、水などの不純物が、導電体203、および導電体205を通じて、トランジスタ200側に拡散するのを抑制することができる。
[0122]
また、導電体205の第2の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体205の第2の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
[0123]
また、導電体203の第2の導電体は、配線として機能するため、導電体205の第2の導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体203の第2の導電体は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
[0124]
特に、導電体203に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物230に拡散することで、トランジスタ200の電気特性を低下させる場合がある。そこで、例えば、絶縁体214には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
[0125]
なお、導電体205、絶縁体214、および絶縁体216は必ずしも設けなくともよい。その場合、導電体203の一部が第2のゲート電極として機能することができる。
[0126]
絶縁体210、および絶縁体214は、水または水素などの不純物が、基板側からトランジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体210、および絶縁体214は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N O、NO、NO など)、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料を用いることが好ましい。
[0127]
例えば、絶縁体210として酸化アルミニウムなどを用い、絶縁体214として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体210および絶縁体214よりも基板側からトランジスタ200側に拡散することを抑制することができる。または、絶縁体224などに含まれる酸素が、絶縁体210および絶縁体214よりも基板側に、拡散することを抑制することができる。
[0128]
例えば、導電体203の上に導電体205を積層して設ける構成にする場合、導電体203と導電体205の間に絶縁体214を設ける。導電体203の第2の導電体に銅など拡散しやすい金属を用いても、絶縁体214として窒化シリコンなどを設けることにより、当該金属が絶縁体214より上の層に拡散するのを抑制することができる。
[0129]
層間膜として機能する絶縁体212、および絶縁体216は、絶縁体210、または絶縁体214よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
[0130]
例えば、絶縁体212、および絶縁体216として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO )または(Ba,Sr)TiO (BST)などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
[0131]
絶縁体220、絶縁体222、および絶縁体224は、ゲート絶縁体としての機能を有する。
[0132]
酸化物230と接する絶縁体224は、酸素を拡散する機能を有する絶縁体を用いることが好ましい。一方、絶縁体222が、酸素の拡散を抑制する機能を有することが好ましい。絶縁体222が、酸素の拡散を抑制する機能を有することで、絶縁体224により拡散された過剰酸素は、絶縁体220側へ拡散することなく、効率よく酸化物230へ供給することができる。また、導電体205が、絶縁体224が有する過剰酸素領域の酸素と反応することを抑制することができる。
[0133]
具体的には、絶縁体224は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
[0134]
絶縁体222は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO )または(Ba,Sr)TiO (BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
[0135]
特に、不純物、および酸素などの拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体222を形成した場合、絶縁体222は、酸化物230からの酸素の放出や、トランジスタ200の周辺部から酸化物230への水素等の不純物の混入を抑制する層として機能する。
[0136]
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
[0137]
また、絶縁体220は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、high−k材料の絶縁体と絶縁体220とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
[0138]
なお、絶縁体220、絶縁体222、および絶縁体224が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
[0139]
酸化物230は、酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の酸化物230cと、を有する。酸化物230b下に酸化物230aを有することで、酸化物230aよりも下方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。また、酸化物230b上に酸化物230cを有することで、酸化物230cよりも上方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。
[0140]
なお、酸化物230は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物230aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物230bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物230aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物230bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物230aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物230cは、酸化物230aまたは酸化物230bに用いることができる金属酸化物を、用いることができる。
[0141]
また、酸化物230aおよび酸化物230cの伝導帯下端のエネルギーが、酸化物230bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物230aおよび酸化物230cの電子親和力が、酸化物230bの電子親和力より小さいことが好ましい。
[0142]
ここで、酸化物230a、酸化物230b、および酸化物230cの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物230a、酸化物230b、および酸化物230cの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物230aと酸化物230bとの界面、および酸化物230bと酸化物230cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
[0143]
具体的には、酸化物230aと酸化物230b、酸化物230bと酸化物230cが、酸素以外に共通の元素を有する(主成分とする。)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物230bがIn−Ga−Zn酸化物の場合、酸化物230aおよび酸化物230cとして、In−Ga−Zn酸化物、Ga−Zn酸化物、酸化ガリウムなどを用いるとよい。
[0144]
このとき、キャリアの主たる経路は酸化物230bとなる。酸化物230a、酸化物230cを上述の構成とすることで、酸化物230aと酸化物230bとの界面、および酸化物230bと酸化物230cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ200は高いオン電流を得られる。
[0145]
また、酸化物230は、領域234、および低抵抗化された領域242を有する。なお、トランジスタ200をオンさせると、領域242は、ソース領域、またはドレイン領域として機能する。一方、領域234の少なくとも一部は、チャネルが形成される領域として機能する。
[0146]
つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
[0147]
酸化物230は、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう。)を用いることが好ましい。例えば、領域234となる金属酸化物としては、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
[0148]
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
[0149]
絶縁体250は、ゲート絶縁体として機能する。絶縁体250は、酸化物230cの上面に接して配置することが好ましい。また、絶縁体280が有する過剰酸素は、絶縁体273の開口部273h、絶縁体275、および絶縁体250を拡散し、酸化物230へと供給される場合がある。従って、絶縁体250は、絶縁体224と同様に、酸素を拡散する機能を有する絶縁体を用いることが好ましい。
[0150]
また、過剰酸素を、効率的に酸化物230へ供給するために、絶縁体250上に金属酸化物252を設けてもよい。従って、金属酸化物252は、酸素拡散を抑制することが好ましい。絶縁体250と、導電体260との間に、酸素の拡散を抑制する金属酸化物252を設けることで、導電体260への過剰酸素の拡散が抑制される。つまり、酸化物230へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体260の酸化を抑制することができる。
[0151]
なお、金属酸化物252は、第1のゲートの一部としての機能を有してもよい。例えば、酸化物230として用いることができる酸化物半導体を、金属酸化物252として用いることができる。その場合、導電体260をスパッタリング法で成膜することで、金属酸化物252の電気抵抗値を低下させて導電体とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
[0152]
また、金属酸化物252は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体250に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物252は、比誘電率が高いhigh−k材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。
[0153]
トランジスタ200において、金属酸化物252を単層で示したが、2層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
[0154]
金属酸化物252を有することで、ゲート電極として機能する場合は、導電体260からの電界の影響を弱めることなく、トランジスタ200のオン電流の向上を図ることができる。または、ゲート絶縁体として機能する場合は、絶縁体250と、金属酸化物252との物理的な厚みにより、導電体260と、酸化物230との間の距離を保つことで、導電体260と酸化物230との間のリーク電流を抑制することができる。従って、絶縁体250、および金属酸化物252との積層構造を設けることで、導電体260と酸化物230との間の物理的な距離、および導電体260から酸化物230へかかる電界強度を、容易に適宜調整することができる。
[0155]
具体的には、金属酸化物252として、酸化物230に用いることができる酸化物半導体を低抵抗化することで、金属酸化物252として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
[0156]
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物252は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
[0157]
第1のゲート電極として機能する導電体260は、導電体260a、および導電体260a上の導電体260bを有する。導電体260aは、導電体205の第1の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N O、NO、NO など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
[0158]
導電体260aが酸素の拡散を抑制する機能を持つことにより、絶縁体250、および金属酸化物252が有する過剰酸素により、導電体260bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。
[0159]
また、導電体260bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体260は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体260bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
[0160]
また、導電体260の上に、バリア膜として機能する絶縁体270を配置してもよい。絶縁体270は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体270よりも上方からの酸素で導電体260が酸化するのを抑制することができる。また、絶縁体270よりも上方からの水または水素などの不純物が、導電体260および絶縁体250を介して、酸化物230に混入することを抑制することができる。
[0161]
また、絶縁体270上に、ハードマスクとして機能する絶縁体271を配置してもよい。絶縁体271を設けることで、導電体260の加工の際、導電体260の側面が概略垂直、具体的には、導電体260の側面と基板表面のなす角を、75度以上100度以下、好ましくは80度以上95度以下とすることができる。導電体260をこのような形状に加工することで、次に形成する絶縁体275を所望の形状に形成することができる。
[0162]
なお、絶縁体271に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア膜としての機能を兼ねさせてもよい。その場合、絶縁体270は設けなくともよい。
[0163]
バッファ層として機能する絶縁体275は、酸化物230cの側面、絶縁体250の側面、金属酸化物252の側面、導電体260の側面、および絶縁体270の側面に接して設ける。
[0164]
例えば、絶縁体275として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。
[0165]
また、絶縁体275は、絶縁体250、および絶縁体224と同様に、酸素を拡散する機能を有することが好ましい。その場合、過剰酸素領域を有する絶縁体280を、絶縁体273が有する開口部を介して、絶縁体275と接して設けるとよい。絶縁体280が有する過剰酸素が、絶縁体273が有する開口部、絶縁体275、絶縁体250を介して、酸化物230に効果的に供給される。
[0166]
絶縁体273は、少なくとも酸化物230の低抵抗化した領域242上に設けられる。ここで、絶縁体224、または絶縁体275の一方、または両方を露出する開口部273hを有する。
[0167]
酸化物230は、絶縁体273を介して、過剰酸素領域を有する絶縁体280と重畳する。従って、過剰酸素は、絶縁体280から直接、酸化物230に拡散することなく、他の構造体(例えば、絶縁体224、絶縁体250、および絶縁体275など)を介して、供給される。また、絶縁体273を有することで、絶縁体280と、絶縁体224、絶縁体250、および絶縁体275とは、接する領域が限定される。そのため、絶縁体280が有する過剰酸素が、酸化物230に過剰に拡散することを抑制することができる。
[0168]
絶縁体273は、酸素の拡散を抑制する機能を有する。例えば、絶縁体273として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
[0169]
なお、絶縁体280が有する開口部273hは、トランジスタ200の形状、サイズ、集積度、またはレイアウトに応じて適宜設計すればよい。例えば、開口部273hの形状を、円形状、または多角形状のホール、溝、またはスリットなどとしてもよい。
[0170]
つまり、絶縁体280が有する過剰酸素が、絶縁体224を介して、酸化物230の酸素欠損を低減することで、信頼性を向上させることができる。また、開口部273hを有する絶縁体273を設けることで、絶縁体280が有する過剰酸素が、適量値を超えて酸化物230へ拡散することを抑制することができる。
[0171]
続いて、絶縁体273の上に、層間膜として機能する絶縁体280を設けることが好ましい。絶縁体280は、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
[0172]
ここで、絶縁体280は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体280には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を、開口部を有する絶縁体273を介して、トランジスタ200の近傍に設けることにより、酸化物230中の酸素欠損を低減し、トランジスタ200の信頼性を向上させることができる。
[0173]
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×10 18atoms/cm 以上、好ましくは1.0×10 19atoms/cm 以上、さらに好ましくは2.0×10 19atoms/cm 以上、または3.0×10 20atoms/cm 以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上400℃以下の範囲が好ましい。
[0174]
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
[0175]
また、絶縁体280が、過剰酸素領域を有する場合、絶縁体282は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)ことが好ましい。
[0176]
絶縁体280上に酸素の拡散を抑制する絶縁体282を設けることで、絶縁体284側への過剰酸素の拡散が抑制される。つまり、酸化物230へ供給する過剰酸素量の減少を抑制することができる。従って、酸化物230に、過剰酸素を効率よく供給することができる。
[0177]
例えば、絶縁体282をスパッタリング法で成膜することで、絶縁体280の不純物を低減することができる。また、絶縁体282上に絶縁体210と同様の絶縁体284を設けてもよい。
[0178]
絶縁体284、絶縁体282、絶縁体280、および絶縁体273に形成された開口に、導電体240sおよび導電体240dを配置する。導電体240sおよび導電体240dは、導電体260を挟んで対向して設ける。なお、導電体240sおよび導電体240dの上面の高さは、絶縁体284の上面と、同一平面上としてもよい。
[0179]
導電体240sは、トランジスタ200のソース領域およびドレイン領域の一方として機能する領域242sと接しており、導電体240dはトランジスタ200のソース領域およびドレイン領域の他方として機能する領域242dと接している。よって、導電体240sはソース電極およびドレイン電極の一方として機能でき、導電体240dはソース電極およびドレイン電極の他方として機能できる。
[0180]
なお、絶縁体284、絶縁体282、絶縁体280、および絶縁体273の開口の内壁に接して導電体240sが形成されている。当該開口の底部の少なくとも一部には酸化物230の領域242sが位置しており、導電体240sが領域242sと接する。同様に、絶縁体284、絶縁体282、絶縁体280、および絶縁体273の開口の内壁に接して導電体240dが形成されている。当該開口の底部の少なくとも一部には酸化物230の領域242dが位置しており、導電体240dが領域242dと接する。
[0181]
ここで、導電体240s、および導電体240dは、酸化物230の側面と重畳することが好ましい。特に、導電体240s、および導電体240dは、酸化物230のチャネル幅方向と交わる側面において、A3側の側面、およびA4側の側面の双方または一方と重畳することが好ましい。また、導電体240s、および導電体240dが、酸化物230のチャネル長方向と交わる側面において、A1側(A2側)の側面と重畳する構成にしてもよい。このように、導電体240s、および導電体240dが、ソース領域またはドレイン領域となる領域242および酸化物230の側面と重畳する構成とすることで、導電体240s、および導電体240dとトランジスタ200のコンタクト部の投影面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体240s、および導電体240dとトランジスタ200の接触抵抗を低減することとができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。
[0182]
導電体240sおよび導電体240dは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体240sおよび導電体240dは積層構造としてもよい。
[0183]
また、導電体240を積層構造とする場合、絶縁体284、絶縁体282、絶縁体280、および絶縁体273と接する導電体には、導電体205の第1の導電体などと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体280より上層から水素、水などの不純物が、導電体240sおよび導電体240dを通じて酸化物230に混入するのを抑制することができる。
[0184]
また、図示しないが、導電体240sの上面、および導電体240dの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、導電体203などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
[0185]
<半導体装置の構成材料>
以下では、半導体装置に用いることができる構成材料について説明する。
[0186]
<<基板>>
トランジスタ200を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
[0187]
また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、5μm以上700μm以下、好ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
[0188]
可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が1×10 −3/K以下、5×10 −5/K以下、または1×10 −5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
[0189]
<<絶縁体>>
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
[0190]
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、high−k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
[0191]
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
[0192]
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
[0193]
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
[0194]
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
[0195]
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
[0196]
例えば、絶縁体273として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
[0197]
特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めることができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適切な添加量を調整することができる。
[0198]
例えば、絶縁体220には、熱に対して安定である酸化シリコンまたは酸化窒化シリコンを用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い膜との積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。
[0199]
上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。
[0200]
絶縁体212、絶縁体216、絶縁体271および絶縁体284は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。
[0201]
絶縁体210、絶縁体214、絶縁体270、および絶縁体282としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体270としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
[0202]
<<導電体>>
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
[0203]
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
[0204]
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
[0205]
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
[0206]
導電体260、導電体203、導電体205、および導電体240としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
[0207]
<<金属酸化物>>
酸化物230として、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう。)を用いることが好ましい。以下では、本発明に係る酸化物230に適用可能な金属酸化物について説明する。
[0208]
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
[0209]
ここでは、金属酸化物が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
[0210]
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
[0211]
[金属酸化物の構成]
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
[0212]
なお、本明細書等において、CAAC(c−axis aligned crystal)、およびCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
[0213]
CAC−OSまたはCAC−metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(または正孔)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
[0214]
また、CAC−OSまたはCAC−metal oxideは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
[0215]
また、CAC−OSまたはCAC−metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
[0216]
また、CAC−OSまたはCAC−metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC−OSまたはCAC−metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC−OSまたはCAC−metal oxideをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
[0217]
すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
[0218]
[金属酸化物の構造]
酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。
[0219]
CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
[0220]
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう。)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
[0221]
また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
[0222]
CAAC−OSは結晶性の高い金属酸化物である。一方、CAAC−OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損(V :oxygen vacancyともいう)など)の少ない金属酸化物ともいえる。したがって、CAAC−OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC−OSを有する金属酸化物は熱に強く、信頼性が高い。
[0223]
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
[0224]
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する金属酸化物である。a−like OSは、鬆または低密度領域を有する。すなわち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。
[0225]
酸化物半導体(金属酸化物)は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
[0226]
[金属酸化物を有するトランジスタ]
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
[0227]
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
[0228]
ここで、金属酸化物の電気伝導の仮説の一例について説明する。
[0229]
固体中の電気伝導は、散乱中心と呼ばれる散乱源によって阻害される。例えば、単結晶シリコンの場合、格子散乱とイオン化不純物散乱が、主な散乱中心であることが知られている。換言すると、格子欠陥および不純物の少ない本質的な状態のとき、固体中の電気伝導の阻害要因がなく、キャリアの移動度は高い。
[0230]
上記のことは、金属酸化物に対しても、あてはまると推測される。例えば、化学量論的組成よりも酸素の量が少ない金属酸化物では、酸素欠損が多く存在すると考えられる。この酸素欠損周りに存在する原子は、本質的な状態よりも、歪んだ場所に位置する。この酸素欠損による歪みが散乱中心となっている可能性がある。
[0231]
また、例えば、化学量論的組成よりも酸素の量が少ない金属酸化物では、過剰酸素が存在する。金属酸化物中で遊離した状態で存在する過剰酸素は、電子を受け取ることで、O やO 2−になる。O やO 2−となった過剰酸素が散乱中心になる可能性がある。
[0232]
以上のことから、金属酸化物が、化学量論的組成を満たす酸素を含む本質的な状態を有する場合、キャリアの移動度は高いと考えられる。
[0233]
インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物(以下、IGZO)は、とくに、大気中では結晶成長がし難い傾向があるため、大きな結晶(ここでは、数mmの結晶、または数cmの結晶)よりも小さな結晶(例えば、上述のナノ結晶)とする方が、構造的に安定となる場合がある。これは、大きな結晶を形成するよりも、小さな結晶同士が連結する方が、歪みエネルギーが緩和されるためと考えられる。
[0234]
なお、小さな結晶同士が連結する領域においては、該領域の歪みエネルギーを緩和するために、欠陥が形成される場合がある。したがって、該領域に欠陥を形成することなく、歪みエネルギーを緩和させることで、キャリアの移動度を高くすることができる。
[0235]
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が8×10 11/cm 未満、好ましくは1×10 11/cm 未満、さらに好ましくは1×10 10/cm 未満であり、1×10 −9/cm 以上とすればよい。
[0236]
また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
[0237]
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
[0238]
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
[0239]
また、トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
[0240]
2009年に、CAAC構造を有するIn−Ga−Zn酸化物(CAAC−IGZOと呼ぶ。)が発見されたことが、非特許文献1および非特許文献2で報告されている。ここでは、CAAC−IGZOは、c軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、CAAC−IGZOを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
[0241]
また、2013年には、nc構造を有するIn−Ga−Zn酸化物(nc−IGZOと呼ぶ。)が発見された(非特許文献3参照。)。ここでは、nc−IGZOは、微小な領域(例えば、1nm以上3nm以下の領域)において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
[0242]
非特許文献4および非特許文献5では、上記のCAAC−IGZO、nc−IGZO、および結晶性の低いIGZOのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いIGZOの薄膜において、電子線が照射される前でさえ、1nm程度の結晶性IGZOが観察されている。よって、ここでは、IGZOにおいて、完全な非晶質構造(completely amorphous structure)の存在を確認できなかった、と報告されている。さらに、結晶性の低いIGZOの薄膜と比べて、CAAC−IGZOの薄膜およびnc−IGZOの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、CAAC−IGZOの薄膜またはnc−IGZOの薄膜を用いることが好ましい。
[0243]
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅1μmあたりのオフ電流がyA/μm(10 −24A/μm)オーダである、ことが非特許文献6に示されている。例えば、金属酸化物を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のCPUなどが開示されている(非特許文献7参照。)。
[0244]
また、金属酸化物を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている(非特許文献8参照。)。表示装置では、表示される画像が1秒間に数十回切り換っている。1秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ(IDS)駆動と呼ぶ。
[0245]
CAAC構造およびnc構造の発見は、CAAC構造またはnc構造を有する金属酸化物を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびLSIへの応用研究が進められている。
[0246]
[不純物]
ここで、金属酸化物中における各不純物の影響について説明する。
[0247]
金属酸化物において、第14族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×10 18atoms/cm 以下、好ましくは2×10 17atoms/cm 以下とする。
[0248]
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、1×10 18atoms/cm 以下、好ましくは2×10 16atoms/cm 以下にする。
[0249]
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、SIMSにおいて、5×10 19atoms/cm 未満、好ましくは5×10 18atoms/cm 以下、より好ましくは1×10 18atoms/cm 以下、さらに好ましくは5×10 17atoms/cm 以下とする。
[0250]
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、SIMSにより得られる水素濃度を、1×10 20atoms/cm 未満、好ましくは1×10 19atoms/cm 未満、より好ましくは5×10 18atoms/cm 未満、さらに好ましくは1×10 18atoms/cm 未満とする。
[0251]
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
[0252]
[真空ベークの効果]
ここでは、金属酸化物に含まれる、弱いZn−O結合について説明し、該結合を構成する酸素原子および亜鉛原子を低減する方法の一例について示す。
[0253]
金属酸化物を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋がる欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている金属酸化物を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、金属酸化物に含まれる酸素欠損に起因したドナーが生成され、キャリア濃度が増加するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。
[0254]
また、モジュールを作製するための接続配線を形成する工程における熱履歴(サーマルバジェット)により、しきい値電圧の変動、寄生抵抗の増大、などのトランジスタの電気特性の劣化、該電気特性の劣化に伴う電気特性のばらつきの増大、などの問題がある。これらの問題は、製造歩留りの低下に直結するため、対策の検討は重要である。また、長期間の使用によって起こるトランジスタの特性変化(経年変化)を短時間で評価することができるストレス試験でも電気特性の劣化が生じる。該電気特性の劣化は、熱履歴の過程で行われる高温処理、またはストレス試験時に与えられる電気的なストレスによって金属酸化物中の酸素が欠損することに起因すると推測される。
[0255]
金属酸化物中には、金属原子との結合が弱く、酸素欠損となりやすい酸素原子が存在する。特に、金属酸化物がIn−Ga−Zn酸化物である場合は、亜鉛原子と酸素原子とが弱い結合(弱いZn−O結合、ともいう)を形成しやすい。ここで、弱いZn−O結合とは、熱履歴の過程で行われる高温処理、またはストレス試験時に与えられる電気的なストレスによって切断される程度の強さで結合した、亜鉛原子と酸素原子の間に生じる結合である。弱いZn−O結合が金属酸化物中に存在すると、熱履歴または電流ストレスによって、該結合が切断され、酸素欠損が形成される。酸素欠損が形成されることにより、熱履歴に対する耐性、ストレス試験における耐性などといった、トランジスタの安定性が低下する。
[0256]
亜鉛原子と多く結合している酸素原子と、該亜鉛原子との間に生じる結合は、弱いZn−O結合である場合がある。ガリウム原子と比べて、亜鉛原子は、酸素原子との結合が弱い。したがって、亜鉛原子と多く結合している酸素原子は欠損しやすい。すなわち、亜鉛原子と酸素原子との間に生じる結合は、その他の金属との結合よりも弱いと推測される。
[0257]
また、金属酸化物中に不純物が存在する場合、弱いZn−O結合が形成されやすいと推測される。金属酸化物中の不純物としては、例えば、水分子や水素がある。金属酸化物中に水分子や水素が存在することで、水素原子が、金属酸化物を構成する酸素原子と結合する(OH結合ともいう。)場合がある。金属酸化物を構成する酸素原子は、In−Ga−Zn酸化物が単結晶である場合、金属酸化物を構成する金属原子4つと結合している。しかしながら、水素原子と結合した酸素原子は、2つまたは3つの金属原子と結合している場合がある。酸素原子に結合している金属原子の数が減少することで、該酸素原子は欠損しやすくなる。なお、OH結合を形成している酸素原子に亜鉛原子が結合している場合、該酸素原子と該亜鉛原子との結合は弱いと推測される。
[0258]
また、弱いZn−O結合は、複数のナノ結晶が連結する領域に存在する歪みに形成される場合がある。ナノ結晶は六角形を基本とするが、該歪みにおいて、五角形、および七角形などの格子配列を有する。該歪みでは、原子間の結合距離が一様でないため、弱いZn−O結合が形成されていると推測される。
[0259]
また、弱いZn−O結合は、金属酸化物の結晶性が低い場合に形成されやすいと推測される。金属酸化物の結晶性が高い場合、金属酸化物を構成する亜鉛原子は、酸素原子4つまたは5つと結合している。しかし、金属酸化物の結晶性が低くなると、亜鉛原子と結合する酸素原子の数が減少する傾向がある。亜鉛原子に結合する酸素原子の数が減少すると、該亜鉛原子は欠損しやすくなる。すなわち、亜鉛原子と酸素原子との間に生じる結合は、単結晶で生じる結合よりも弱いと推測される。
[0260]
上記の弱いZn−O結合を構成する酸素原子および亜鉛原子を低減することで、熱履歴または電流ストレスによる酸素欠損の形成を抑制し、トランジスタの安定性を向上させることができる。なお、弱いZn−O結合を構成する酸素原子のみを低減し、弱いZn−O結合を構成する亜鉛原子が減少しない場合、該亜鉛原子近傍に酸素原子を供給すると、弱いZn−O結合が再形成される場合がある。したがって、弱いZn−O結合を構成する亜鉛原子および酸素原子を低減することが好ましい。
[0261]
弱いZn−O結合を構成する酸素原子および亜鉛原子を低減する方法の一つとして、金属酸化物を成膜した後、真空ベークを実施する方法が挙げられる。真空ベークとは、真空雰囲気下で行う加熱処理のことである。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。なお、処理室の圧力は、1×10 −2Pa以下、好ましくは1×10 −3Pa以下とすればよい。また、加熱処理時の基板の温度は、300℃以上、好ましくは400℃以上とすればよい。
[0262]
真空ベークを実施することで、弱いZn−O結合を構成する酸素原子および亜鉛原子を低減することができる。また、真空ベークによって金属酸化物に熱が与えられるため、弱いZn−O結合を構成する酸素原子および亜鉛原子を低減した後、金属酸化物を構成する原子が再配列することで、4つの金属原子と結合している酸素原子が増える。したがって、弱いZn−O結合を構成する酸素原子および亜鉛原子を低減するとともに、弱いZn−O結合が再形成されるのを抑制することができる。
[0263]
また、金属酸化物中に不純物が存在する場合、真空ベークを実施することで、金属酸化物中の水分子または水素を放出し、OH結合を低減することができる。金属酸化物中のOH結合が減少することで、4つの金属原子と結合している酸素原子の割合が増える。また、水分子または水素が放出される際、金属酸化物を構成する原子が再配列することで、4つの金属原子と結合している酸素原子が増える。したがって、弱いZn−O結合が再形成されるのを抑制することができる。
[0264]
以上のように、金属酸化物を成膜した後、真空ベークを実施することで、弱いZn−O結合を構成する酸素原子および亜鉛原子を低減することができる。したがって、該工程により、トランジスタの安定性を向上することができる。また、トランジスタの安定性が向上することで、材料や形成方法の選択の自由度が高くなる。
[0265]
<半導体装置の作製方法>
次に、本発明に係るトランジスタ200を有する半導体装置について、作製方法を図3乃至図13を用いて説明する。また、図3乃至図13において、各図の(A)は上面図を示す。また、各図の(B)は(A)に示すA1−A2の一点鎖線で示す部位に対応する断面図である。また、各図の(C)は、(A)にA3−A4の一点鎖線で示す部位に対応する断面図である。
[0266]
まず、基板(図示しない。)を準備し、当該基板上に絶縁体210を成膜する。絶縁体210の成膜は、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed Laser Deposition)法、または原子層堆積(ALD:Atomic Layer Deposition)法などを用いて行うことができる。
[0267]
なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。
[0268]
プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
[0269]
また、ALD法も、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。よって、欠陥の少ない膜が得られる。なお、ALD法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ALD法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)を用いて行うことができる。
[0270]
CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
[0271]
CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
[0272]
本実施の形態では、絶縁体210として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体210は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ALD法によって酸化アルミニウムを成膜する構造としてもよい。または、ALD法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
[0273]
次に絶縁体210上に絶縁体212を成膜する。絶縁体212の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体212として、CVD法によって酸化シリコンを成膜する。
[0274]
次に、絶縁体212に、絶縁体210に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成にはウエットエッチング法を用いてもよいが、ドライエッチング法を用いるほうが微細加工には好ましい。また、絶縁体210は、絶縁体212をエッチングして開口を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、開口を形成する絶縁体212に酸化シリコン膜を用いた場合は、絶縁体210は、エッチングストッパ膜として機能する絶縁膜として、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
[0275]
開口の形成後に、導電体203の第1の導電体となる導電膜を成膜する。当該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが好ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体203の第1の導電体となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0276]
本実施の形態では、導電体203の第1の導電体となる導電膜として、スパッタリング法によって窒化タンタル、または、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体203の第1の導電体としてこのような金属窒化物を用いることにより、後述する導電体203の第2の導電体で銅など拡散しやすい金属を用いても、当該金属が導電体203の第1の導電体から外に拡散するのを抑制することができる。
[0277]
次に、導電体203の第1の導電体となる導電膜上に、導電体203の第2の導電体となる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、導電体203の第2の導電体となる導電膜として、銅などの低抵抗導電性材料を成膜する。
[0278]
次に、CMP(化学的機械研磨)処理を行うことで、導電体203の第1の導電体となる導電膜、ならびに導電体203の第2の導電体となる導電膜の一部を除去し、絶縁体212を露出する。その結果、開口部のみに、導電体203の第1の導電体となる導電膜、ならびに導電体203の第2の導電体となる導電膜が残存する。これにより、上面が平坦な、導電体203の第1の導電体および導電体203の第2の導電体を含む導電体203を形成することができる(図3参照。)。なお、当該CMP処理により、絶縁体212の一部が除去される場合がある。
[0279]
次に、絶縁体212、および導電体203上に絶縁体214を成膜する。絶縁体214の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体214として、CVD法によって窒化シリコンを成膜する。このように、絶縁体214として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、導電体203の第2の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体214より上の層に拡散するのを抑制することができる。
[0280]
次に、絶縁体214上に絶縁体216を成膜する。絶縁体216の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体216として、CVD法によって酸化シリコンを成膜する。
[0281]
次に、絶縁体214および絶縁体216に、導電体203に達する開口を形成する。開口の形成にはウエットエッチング法を用いてもよいが、ドライエッチング法を用いるほうが微細加工には好ましい。
[0282]
開口の形成後に、導電体205の第1の導電体となる導電膜を成膜する。導電体205の第1の導電体となる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが好ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体205の第1の導電体となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
[0283]
本実施の形態では、導電体205の第1の導電体となる導電膜として、スパッタリング法によって窒化タンタルを成膜する。
[0284]
次に、導電体205の第1の導電体となる導電膜上に、導電体205の第2の導電体となる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0285]
本実施の形態では、導電体205の第2の導電体となる導電膜として、CVD法によって窒化チタンを成膜し、当該窒化チタン上にCVD法によってタングステンを成膜する。
[0286]
次に、CMP処理を行うことで、導電体205の第1の導電体となる導電膜、ならびに導電体205の第2の導電体となる導電膜の一部を除去し、絶縁体216を露出する。その結果、開口部のみに、導電体205の第1の導電体となる導電膜、および導電体205の第2の導電体となる導電膜が残存する。これにより、上面が平坦な、導電体205の第1の導電体および導電体205の第2の導電体を含む導電体205を形成することができる(図3参照。)。なお、当該CMP処理により、絶縁体216の一部が除去される場合がある。
[0287]
次に、絶縁体216、および導電体205上に絶縁体220を成膜する。絶縁体220の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体220として、CVD法によって酸化シリコンを成膜する。
[0288]
次に、絶縁体220上に絶縁体222を成膜する。絶縁体222として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体222が、水素および水に対するバリア性を有することで、トランジスタ200の周辺に設けられた構造体に含まれる水素、および水が、絶縁体222を通じてトランジスタ200の内側へ拡散することが抑制され、酸化物230中の酸素欠損の生成を低減することができる。
[0289]
絶縁体222の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0290]
次に、絶縁体222上に絶縁体224を成膜する。絶縁体224の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる(図3参照。)。本実施の形態では、絶縁体224として、CVD法によって酸化シリコンを成膜する。
[0291]
続いて、加熱処理を行うと好ましい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理を行ってもよい。
[0292]
本実施の形態では、加熱処理として、絶縁体224成膜後に窒素雰囲気にて400℃の温度で1時間の処理を行う。当該熱処理により、絶縁体224に含まれる水素や水などの不純物を除去することなどができる。
[0293]
また、加熱処理は、絶縁体220成膜後、および絶縁体222の成膜後のそれぞれのタイミングで行うこともできる。当該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体220成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
[0294]
ここで、絶縁体224に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にRF(Radio Frequency)を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にRFを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体224内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体224に含まれる水素や水などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
[0295]
次に、絶縁体224上に、酸化物230aとなる酸化膜230Aと、酸化物230bとなる酸化膜230Bを順に成膜する(図3参照。)。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜230A、および酸化膜230B上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜230Aと酸化膜230Bとの界面近傍を清浄に保つことができる。
[0296]
酸化膜230A、および酸化膜230Bの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0297]
例えば、酸化膜230A、および酸化膜230Bをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のIn−M−Zn酸化物ターゲットを用いることができる。
[0298]
特に、酸化膜230Aの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体224に供給される場合がある。したがって、酸化膜230Aのスパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
[0299]
また、酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。
[0300]
本実施の形態では、酸化膜230Aとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて成膜する。また、酸化膜230Bとして、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物230に求める特性に合わせて形成するとよい。
[0301]
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜230A、および酸化膜230B中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行った後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。
[0302]
次に、酸化膜230A、および酸化膜230Bを島状に加工して、酸化物230a、および酸化物230bを形成する(図4参照。)。
[0303]
ここで、酸化物230a、および酸化物230bは、少なくとも一部が導電体205と重なるように形成する。また、酸化物230a、および酸化物230bの側面は、絶縁体222の上面に対し、概略垂直であることが好ましい。酸化物230a、および酸化物230bの側面が、絶縁体222の上面に対し、概略垂直であることで、複数のトランジスタ200を設ける際に、小面積化、高密度化が可能となる。なお、酸化物230a、および酸化物230bの側面と絶縁体222の上面のなす角が鋭角になる構成にしてもよい。その場合、酸化物230a、および酸化物230bの側面と絶縁体222の上面のなす角は大きいほど好ましい。
[0304]
また、酸化物230a、および酸化物230bの側面と、酸化物230bの上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい(以下、ラウンド状ともいう)。湾曲面は、例えば、酸化物230bの端部において、曲率半径が、3nm以上10nm以下、好ましくは、5nm以上6nm以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
[0305]
なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
[0306]
リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
[0307]
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、酸化膜230B上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。酸化膜230A、および酸化膜230Bのエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。当該酸化膜のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
[0308]
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ(CCP:Capacitively Coupled Plasma)エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)エッチング装置などを用いることができる。
[0309]
また、上記ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物230a、および酸化物230bなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
[0310]
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウエット洗浄、プラズマを用いたプラズマ処理、または熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
[0311]
ウエット洗浄としては、シュウ酸、リン酸、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
[0312]
続いて、加熱処理を行ってもよい。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
[0313]
次に、絶縁体224、酸化物230a、および酸化物230bの上に、酸化物230cとなる酸化膜230Cを成膜する(図5参照。)。
[0314]
酸化膜230Cの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。酸化物230cに求める特性に合わせて、酸化膜230A、または酸化膜230Bと同様の成膜方法を用いて、酸化膜230Cを成膜すればよい。本実施の形態では、酸化膜230Cとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて成膜する。
[0315]
続いて、酸化膜230C上に、絶縁膜250A、金属酸化膜252A、導電膜260A、導電膜260B、絶縁膜270A、および絶縁膜271Aを順に成膜する(図5参照。)。
[0316]
まず、絶縁膜250Aを成膜する。絶縁膜250Aは、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて成膜することができる。絶縁膜250Aとして、CVD法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜250Aを成膜する際の成膜温度は、350℃以上450℃未満、特に400℃前後とすることが好ましい。絶縁膜250Aを、400℃で成膜することで、不純物が少ない絶縁体を成膜することができる。
[0317]
なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、当該酸素プラズマに絶縁膜250Aを曝すことで、絶縁膜250Aへ酸素を導入することができる。
[0318]
また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁膜250Aの水分濃度および水素濃度を低減させることができる。
[0319]
続いて、金属酸化膜252A、導電膜260A、および導電膜260Bを成膜する。金属酸化膜252Aとして、スパッタリング法により、In−Ga−Zn酸化物を形成する。金属酸化膜252Aの形成方法としては、スパッタリング法を用い、酸素ガスを含む雰囲気で形成することが好ましい。酸素ガスを含む雰囲気で金属酸化膜252Aを形成することで、絶縁膜250A中に、過剰酸素領域を形成することができる。絶縁膜250Aに添加された過剰酸素は、酸化物230に酸素を供給することで、酸化物230中の酸素欠損を補償することができる。
[0320]
ここで、金属酸化膜252Aを成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、金属酸化膜252Aを成膜しながら、絶縁膜250A、および絶縁体224に酸素を導入することができる。また、金属酸化膜252Aに、バリア性を有するアルミニウムおよびハフニウムの一方または双方の酸化物を用いることで、絶縁膜250Aに導入した過剰酸素を、効果的に封じ込めることができる。
[0321]
また、導電膜260A、および導電膜260Bは、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて成膜することができる。例えば、導電膜260Aとして、窒化チタンを成膜し、導電膜260Bとして、タングステンを成膜するとよい。
[0322]
例えば、導電膜260Aとして、スパッタリング法により、金属窒化物を形成するとよい。例えば、金属酸化膜252Aとして、In−Ga−Zn酸化物に代表される酸化物半導体を用いた場合、金属酸化膜252Aは、窒素または水素が供給されることで、キャリア密度が高くなる。つまり、酸化物導電体(OC:Oxide Conductor)として機能する。そこで、導電膜260Aとして、スパッタリング法により、金属窒化物を形成することで、金属窒化物中の構成元素(特に窒素)が金属酸化膜252Aに拡散し、金属酸化膜252Aが低抵抗化する。また、導電膜260Aの成膜時のダメージ(例えば、スパッタリングダメージなど)により、金属酸化膜252Aが低抵抗化する。従って、金属酸化膜252Aのキャリア密度が高くなり、金属酸化膜252Aの導電性が高くなる。
[0323]
また、導電膜260Bとして、低抵抗の金属膜を積層することで、駆動電圧が小さなトランジスタを提供することができる。
[0324]
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。なお、加熱処理は行わなくてもよい場合がある。本加熱処理によって、金属酸化膜252Aから、絶縁膜250Aに過剰酸素が添加され、絶縁膜250Aに過剰酸素領域を容易に形成することができる。
[0325]
絶縁膜270Aは、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて成膜することができる。絶縁膜270Aは、バリア膜として機能するため、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いる。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、導電体260の酸化を抑制することができる。また、導電体260および絶縁体250を介して、水または水素などの不純物が酸化物230に混入することを抑制することができる。
[0326]
絶縁膜271Aは、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて成膜することができる。ここで、絶縁膜271Aの膜厚は、後の工程で成膜する絶縁膜275Aの膜厚より厚くすることが好ましい。これにより、後の工程で絶縁体275を形成する際、導電体260の上に絶縁体271を、容易に残存させることができる。
[0327]
次に、絶縁膜271Aを、エッチングし、絶縁体271を形成する。ここで、絶縁体271は、ハードマスクとして機能する。絶縁体271を設けることで、絶縁体250の側面、金属酸化物252の側面、導電体260aの側面、導電体260bの側面、および絶縁体270の側面を、基板の上面に対し、概略垂直に形成することができる。
[0328]
次に、絶縁体271をマスクとして、酸化膜230C、絶縁膜250A、金属酸化膜252A、導電膜260A、導電膜260B、絶縁膜270Aを、エッチングし、酸化物230c、絶縁体250、金属酸化物252、導電体260(導電体260a、および導電体260b)、および絶縁体270を形成する(図6参照。)。
[0329]
また、酸化物230c、絶縁体250、金属酸化物252、導電体260、絶縁体270、および絶縁体271は、少なくとも一部が、導電体205および酸化物230と重なるように形成する。
[0330]
また、酸化物230cの側面、絶縁体250の側面、金属酸化物252の側面、導電体260の側面、および絶縁体270の側面は、同一面内であることが好ましい。
[0331]
また、酸化物230cの側面、絶縁体250の側面、金属酸化物252の側面、導電体260の側面、および絶縁体270の側面が共有する同一面は、基板の上面に対し、概略垂直であることが好ましい。つまり、断面形状において、酸化物230c、絶縁体250、金属酸化物252、導電体260、および絶縁体270は、酸化物230の上面に対する角度が、鋭角、かつ大きいほど好ましい。なお、断面形状において、絶縁体250、金属酸化物252、導電体260、および絶縁体270の側面と、酸化物230の上面のなす角が鋭角になる構成にしてもよい。その場合、絶縁体250、金属酸化物252、導電体260、および絶縁体270の側面と、酸化物230の上面のなす角は大きいほど好ましい。
[0332]
なお、上記加工後も、当該ハードマスク(絶縁体271)は除去せずに後工程を進めてもよい。
[0333]
続いて、酸化物230c、絶縁体250、金属酸化物252、導電体260、および絶縁体270、および絶縁体271を介して、絶縁体224、および酸化物230上に膜241Aを成膜する(図7参照。)。なお、膜241Aは、0.5nm以上5nm以下、好ましくは、1nm以上3nm以下の膜厚にするとよい。膜241Aは、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いる。膜241Aは、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素を含む膜とする。なお、膜241Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0334]
続いて、熱処理を行う(図7参照。図中波線は熱処理を表す。)。窒素を含む雰囲気下での熱処理により、膜241Aから、膜241Aの成分である金属元素が酸化物230へ、または酸化物230の成分である金属元素が膜241Aへと、拡散し、酸化物230と、膜241Aが金属化合物を形成し、低抵抗化することができる。酸化物230と膜241Aとが、金属化合物を形成することで、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。
[0335]
ここで、膜241Aの金属元素、および酸化物230の金属元素により、金属化合物が形成されることで低抵抗化した領域を、領域242とする。なお、膜241Aと、酸化物230との界面に、化合物層が形成されていてもよい。ここで、化合物層とは、膜241Aの成分と、酸化物230の成分とを含む金属化合物を有する層とする。また、本明細書において、領域242は、化合物層を含める場合がある。例えば、化合物層として、酸化物230の金属元素と、膜241Aの金属元素とが、合金化した層が形成されていてもよい。合金化することで、金属元素は比較的安定な状態となり、信頼性の高い半導体装置を提供することができる。
[0336]
加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。
[0337]
また、酸化物230と膜241Aとの界面近傍における酸素が膜241Aに吸収される場合がある。その結果、酸化物230と膜241Aとの界面近傍が、低抵抗化する。一方、膜241Aは、酸化物230から吸収した酸素により、酸化し、絶縁体となり、高抵抗化する場合がある。
[0338]
また、加熱処理により、酸化物230の一部と、上述した金属元素とが、合金化してもよい。酸化物230の一部と金属元素が、合金化することで、酸化物230に添加された金属元素は、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。また、高抵抗化した膜241Aは、層間膜として用いてもよい。
[0339]
また、窒素または不活性ガス雰囲気で加熱処理した後に、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。
[0340]
例えば、膜241Aに、導電性を有する領域が残存している場合、酸化性雰囲気下で熱処理を行うことにより、酸化させることで、絶縁体となり、高抵抗化する。膜241Aを、絶縁体として残存させることで、層間膜として機能させることができる。
[0341]
なお、膜241Aは除去してもよい。例えば、除去する方法として、ドライエッチング法やウエットエッチング法を用いることができる。膜241Aを除去することで、膜241Aに吸収された酸化物230中の水素を同時に除去することができる。従って、トランジスタ200中の不純物である水素を低減することができる。
[0342]
上記構成とすることで、酸化物230の各領域を自己整合的に形成することができる。よって、微細化または高集積化された半導体装置も、歩留まり良く製造することができる。
[0343]
なお、領域242を形成する工程は、絶縁体275を形成した後に行ってもよい。その場合、酸化物230と絶縁体275とが重畳する領域には、低抵抗領域が形成されない場合がある。つまり、酸化物230の領域242と領域234との間に、領域242よりも抵抗値が高い領域(以下、Loff領域ともいう)が形成される場合がある。領域242と、領域234の間に、Loff領域を有することで、非導通時のリーク電流(オフ電流)を小さくすることができる。
[0344]
したがって、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
[0345]
次に、酸化物230、絶縁体250、金属酸化物252、導電体260、絶縁体270、および絶縁体271を覆って、絶縁膜275Aを成膜する(図8参照。)。
[0346]
絶縁膜275Aは、比誘電率の低い絶縁体を有することが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁膜275Aに用いると、後の工程で絶縁体275中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。
[0347]
次に、絶縁膜275Aに異方性のエッチング処理を行い、酸化物230cの側面、絶縁体250の側面、金属酸化物252の側面、導電体260の側面、および絶縁体270の側面に、絶縁体275を形成する(図9参照。)。なお、当該工程において、絶縁体224を島状に加工してもよい。その場合、絶縁体222をエッチングストッパ膜として用いることができる。
[0348]
なお、図示しないが、絶縁体224の側面にも絶縁体275が残存していてもよい。その場合、後の工程で成膜する層間膜などの被膜性を高めることができる。また、絶縁体224の側面に接して絶縁体275の残存した構造体が形成されていることで、絶縁体224にも過剰酸素領域を設けることができる。
[0349]
続いて、絶縁体275、酸化物230上に絶縁体273となる絶縁膜273Aを成膜する(図10参照。)。
[0350]
また、絶縁膜273Aは、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体273として、酸化アルミニウムを用いるとよい。
[0351]
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、酸化物230、および絶縁体275から水素、および水を吸収することで、酸化物230、および絶縁体275の水素濃度を低減することができる。
[0352]
次に、絶縁膜273Aに、開口部273hを設けることで、絶縁体273を形成する(図11参照)。開口部273hの形成は、リソグラフィー法を用いて行えばよい。なお、開口部273hは、絶縁体275、または絶縁体224が露出するように設ける。開口部273hは、トランジスタ200の形状、サイズ、集積度、またはレイアウトに応じて適宜設計すればよい。例えば、開口部273hの形状を、円形状、または多角形状のホール、溝、またはスリットなどとしてもよい。
[0353]
つまり、絶縁体280が有する過剰酸素が、絶縁体224、絶縁体275、絶縁体250などを介して、酸化物230の酸素欠損を低減することで、信頼性を向上させることができる。また、開口部273hを有する絶縁体273を設けることで、絶縁体280が有する過剰酸素が、適量値を超えて酸化物230へ拡散することを抑制することができる。
[0354]
次に、絶縁体273の上に、絶縁体280を成膜する(図12参照。)。絶縁体280の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法(インクジェット法など)、印刷法(スクリーン印刷、オフセット印刷など)、ドクターナイフ法、ロールコーター法、またはカーテンコーター法などを用いて行うことができる。例えば、絶縁体280として、酸化窒化シリコンを用いるとよい。
[0355]
次に、絶縁体280の一部を除去する。絶縁体280は、上面が平坦性を有するように形成することが好ましい。例えば、絶縁体280は、成膜した直後に上面が平坦性を有していてもよい。または、例えば、絶縁体280は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、CMP処理、ドライエッチング処理などがある。本実施の形態では、平坦化処理として、CMP処理を用いる。ただし、絶縁体280の上面は必ずしも平坦性を有さなくてもよい。
[0356]
続いて、絶縁体280に、過剰酸素領域を設ける。絶縁体280に過剰酸素領域を設けるには、絶縁体280に、酸素(少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を導入し、酸素を過剰に含有する領域を形成する。
[0357]
例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いて、絶縁体280に酸素イオンを導入することができる。例えば、酸素導入処理として、酸素を含むガスを用いて、イオン注入法により、処理を行えばよい。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。
[0358]
特に、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることで、処理条件を適宜設定することができる。従って、トランジスタの形状、サイズ、集積度、またはレイアウトに応じて、絶縁体280が有する過剰酸素量を調整、または制御することができる。
[0359]
続いて、絶縁体280上に、絶縁体282を形成する(図13参照。)。絶縁体282は、スパッタリング装置により成膜することが好ましい。当該構造とすることで、絶縁体282よりも下層の構造に水素の侵入を防ぐことができる。また、絶縁体280中の水素、または水が、絶縁体282へと吸収されるため、絶縁体280中の不純物濃度を低減することができる。
[0360]
また、酸素導入処理の一例として、絶縁体280上に、スパッタリング装置を用いて、酸化物を積層する方法がある。例えば、絶縁体282を成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁体282を成膜しながら、絶縁体280に酸素を導入することができる。
[0361]
続いて、絶縁体282上に、絶縁体284を形成する(図13参照。)。例えば、絶縁体284として、CVD法により、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体を形成する。絶縁体284は、絶縁体282よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
[0362]
次に、絶縁体284、絶縁体282、絶縁体280、および絶縁体273に、酸化物230に達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、導電体240s、および導電体240dが酸化物230の側面に接して設けられるように、酸化物230に達する開口において、酸化物230の側面が露出するように、当該開口を形成する。
[0363]
次に、導電体240の第1の導電体となる導電膜、および導電体240の第2の導電体となる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
[0364]
ここで、例えば、絶縁体284、絶縁体282、絶縁体280、および絶縁体273に開口を形成する際に、領域242の低抵抗化した領域を除去する場合がある。その場合、導電体240の第1の導電体として、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、酸化物230と導電体240の第1の導電体とが接するため、当該接した領域に金属化合物、または酸素欠損が形成され、酸化物230と導電体240の接触領域を低抵抗化することができる。導電体240の第1の導電体と接する酸化物230を低抵抗化することで、酸化物230と導電体240との間のコンタクト抵抗を低減することができる。従って、導電体240の第1の導電体は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素を含むことが好ましい。
[0365]
次に、CMP処理を行うことで、導電体240s、および導電体240dとなる導電膜の一部を除去し、絶縁体284を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体240s、および導電体240dを形成することができる(図1参照。)。
[0366]
以上により、トランジスタ200を有する半導体装置を作製することができる。図3乃至図13に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ200を作成することができる。
[0367]
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
[0368]
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
[0369]
<半導体装置の変形例>
以下では、図14および図15を用いて、本発明の一態様に係るトランジスタ200を有する半導体装置の一例について説明する。
[0370]
ここで、各図の(A)は上面図を示す。また、各図の(B)は(A)に示すA1−A2の一点鎖線で示す部位に対応する断面図である。また、各図の(C)は、(A)にA3−A4の一点鎖線で示す部位に対応する断面図である。
[0371]
なお、図14および図15に示す半導体装置において、<半導体装置の構成例>に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
[0372]
以下、半導体装置の構成についてそれぞれ図14および図15用いて説明する。なお、本項目においても、半導体装置の構成材料については<半導体装置の構成例>で詳細に説明した材料を用いることができる。
[0373]
[半導体装置の変形例1]
図14に示す半導体装置は、<半導体装置の構成例>に示した半導体装置とは、酸化物230aに替えて、酸化物230a1、および酸化物230a2を設けたことが異なる。なお、酸化物230a1は、酸化物230bの領域234と重畳する領域に、スリットまたは開口部を有する。従って、酸化物230a1上に設けられた酸化物230a2は、当該スリットを介して、絶縁体224と接する。
[0374]
なお、上記スリット、または開口部を形成する際に、絶縁体224の一部を除去してもよい。また、例えば、当該加工を行う際に、絶縁体222は、エッチングストッパ膜として機能してもよい。
[0375]
また、酸化物230a1は、酸化物230a2、および酸化物230bよりも、酸素の拡散を抑制する機能が高いことが好ましい。具体的には、酸化物230に、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)を用いた場合、金属原子の総原子数に対するZnの原子数の割合が大きくなると、酸素の拡散を抑制する機能が高くなる傾向がある。従って、酸化物230a1は、酸化物230a2、および酸化物230bよりも、金属原子の総原子数に対するZnの原子数の割合が大きいIn−M−Zn酸化物を用いるとよい。
[0376]
上記構成により、絶縁体280が有する過剰酸素は、絶縁体273の開口部273h、および絶縁体224を介して、酸化物230へ供給する際に、酸化物230a1よりも、酸化物230a2へ拡散する蓋然性が高くなる。また、酸化物230a1が有するスリットは、酸化物230の領域234と重畳する領域と重畳しているため、過剰酸素は、酸化物230の領域234に生じた酸素欠損を、優先的に補償する。従って、チャネル形成領域として機能する酸化物230の領域234を高純度真性とすることができる。
[0377]
従って、電気特性の変動が少ない、信頼性が高いトランジスタを提供することができる。また、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
[0378]
[半導体装置の変形例2]
図15に示す半導体装置は、<半導体装置の構成例>に示した半導体装置とは、導電体240と層間膜として機能する絶縁体280、絶縁体282、および絶縁体284との間に、バリア層として機能する絶縁体276(絶縁体276s、および絶縁体276d)を設けたことが異なる。なお、本構造とする場合、絶縁体276、および絶縁体282は、酸素、水素、および水に対し、バリア性を有することが好ましい。
[0379]
具体的には、図15に示すように、導電体240と、絶縁体280、およびバリア性を有する絶縁体282との間に絶縁体276を設けるとよい。特に、絶縁体276は、バリア性を有する絶縁体282と接して設けられることが好ましい。絶縁体276と、絶縁体282とが接して設けられることで、絶縁体276が絶縁体284まで延在し、酸素や不純物の拡散を、より抑制することができる。
[0380]
つまり、絶縁体276を設けることで、絶縁体280が有する不純物が、導電体240を介して、トランジスタ200へと拡散し、半導体装置の信頼性が低下することを抑制することができる。また、絶縁体276を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。
[0381]
絶縁体276には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、化学気相堆積(CVD:Chemical Vapor Deposition)法で形成した窒化シリコンを用いてもよい。
[0382]
また、トランジスタ200を覆う絶縁体280を、平坦化しなくともよい。その場合、絶縁体282の被膜性が低下するため、絶縁体283を設けてもよい。なお、絶縁体283は、絶縁体282と同様に、酸素の拡散を抑制する機能を有することが好ましい。また、絶縁体283は、ALD法を用いて、成膜することが好ましい。ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、被処理物の形状の影響を受けにくく、良好な段差被覆性を有するためである。
[0383]
また、その場合、絶縁体284が、凹凸形状を被覆する平坦化膜として機能してもよい。本構造とすることで、トランジスタ200上に他の構造体の形成が容易となり、高集積化が可能となる。
[0384]
なお、絶縁体280の平坦化を行わないことで、絶縁体280が有する過剰酸素量の導出が容易になる。つまり、絶縁体280の体積は、絶縁体280が有することができる過剰酸素量に影響する。絶縁体280の平坦化を行わないことで、絶縁体280の体積は、成膜膜厚により概算することができるため、トランジスタ、および回路設計が容易になる。
[0385]
また、絶縁体275は、必ずしも形成しなくともよい。例えば、絶縁体273が有する開口部273hが、絶縁体224上にのみ設けられる場合、絶縁体280が有する過剰酸素は、絶縁体224から供給される。つまり、過剰酸素が、絶縁体250を介さず、酸化物230の下方のみから供給される構造である場合、絶縁体275は必ずしも設けなくともよい。
[0386]
なお、絶縁体275を設けない場合は、酸化物230に生じた酸素欠損が、絶縁体224から拡散する過剰酸素で、過不足なく補償されるように、絶縁体280が有する過剰酸素量、開口部273hから、酸化物230の領域234の距離などを設計するとよい。
[0387]
以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
[0388]
(実施の形態2)
本実施の形態では、上記実施の形態とは異なる、記憶装置として機能する半導体装置の一形態を、図16乃至図18を用いて説明する。
[0389]
<記憶装置>
図16(A)、および図16(B)に記憶装置を構成するセル600を示す。セル600は、トランジスタ200a、トランジスタ200b、容量素子100a、および容量素子100bを有している。図16(A)は、セル600の上面図である。また、図16(B)は、図16(A)にA1−A2の一点鎖線で示す部位の断面図である。なお、図16(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
[0390]
セル600は、トランジスタ200aおよびトランジスタ200bを有し、トランジスタ200aの上に重畳して容量素子100aを有し、トランジスタ200bの上に重畳して容量素子100bを有する。セル600では、トランジスタ200aとトランジスタ200b、および容量素子100aと容量素子100bは、線対称に配置される場合がある。よって、トランジスタ200aとトランジスタ200bは同様の構成を有することが好ましく、容量素子100aと容量素子100bは同様の構成を有することが好ましい。
[0391]
トランジスタ200aおよびトランジスタ200b上の絶縁体284の上に絶縁体130を有し、絶縁体130の上に絶縁体150を有する。ここで、絶縁体150は、絶縁体284に用いることができる絶縁体を用いればよい。
[0392]
さらに、絶縁体150の上に導電体160を有する。また、絶縁体280、絶縁体284、絶縁体130、および絶縁体150に形成された開口に埋め込まれるように導電体240が設けられる。導電体240の下面は領域242と接し、導電体240の上面は導電体160と接している。
[0393]
トランジスタ200aおよびトランジスタ200bは、上記実施の形態に示すトランジスタ200を用いることができる。よって、トランジスタ200aおよびトランジスタ200bの構成については、上記トランジスタ200の記載を参酌することができる。また、図16(A)、および図16(B)において、トランジスタ200a、トランジスタ200bの要素の符号は省略している。なお、図16(A)、および図16(B)に示すトランジスタ200aおよびトランジスタ200bは一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
[0394]
トランジスタ200aとトランジスタ200bは、両方とも酸化物230に形成されており、トランジスタ200aのソースおよびドレインの一方と、トランジスタ200bのソースおよびドレインの一方は、共有されている。よって、トランジスタ200aのソースおよびドレインの一方と、トランジスタ200bのソースおよびドレインの一方は、導電体240と電気的に接続している。これにより、トランジスタ200aおよびトランジスタ200bのコンタクト部が共有され、プラグとコンタクトホールの数を低減することができる。このように、ソースおよびドレインの一方と電気的に接続する配線を共有することで、メモリセルアレイの占有面積をさらに縮小することができる。
[0395]
[容量素子100aおよび容量素子100b]
図16(A)、および図16(B)に示すように、容量素子100aは、トランジスタ200aと重畳する領域に設ける。同様に、容量素子100bは、トランジスタ200bと重畳する領域に設ける。なお、容量素子100bは、容量素子100aが有する構造と、それぞれ対応する構造を有する。以下において、容量素子100aの詳細な構造について説明するが、特にことわりが無い限り容量素子100bについては、容量素子100aの説明を参酌することができる。
[0396]
容量素子100aは、導電体110、絶縁体130、絶縁体130上の導電体120を有する。ここで、導電体110および導電体120は、導電体203、導電体205、または導電体260などに用いることができる導電体を用いればよい。
[0397]
容量素子100aは、絶縁体273、絶縁体280、絶縁体282、および絶縁体284が有する開口に形成されている。当該開口の、底面、および側面において、下部電極として機能する導電体110と、上部電極として機能する導電体120が、誘電体として機能する絶縁体130を挟んで対向する構成である。ここで、容量素子100aの導電体110は、トランジスタ200aのソースまたはドレインの他方に接して形成されている。
[0398]
特に、絶縁体280、および絶縁体284が有する開口の深さを深くすることで、投影面積は変わらず、容量素子100aの静電容量を大きくすることができる。従って、容量素子100aは、シリンダー型(底面積よりも、側面積の方が大きい)とすることが好ましい。
[0399]
上記構成とすることで、容量素子100aの単位面積当たりの静電容量を大きくでき、半導体装置の微細化または高集積化を推し進めることができる。また、絶縁体280、および絶縁体284の膜厚により、容量素子100aの静電容量の値を、適宜設定することができる。従って、設計自由度が高い半導体装置を提供することができる。
[0400]
また、絶縁体130は、誘電率の大きい絶縁体を用いることが好ましい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。
[0401]
また、絶縁体130は、積層構造であってもよい、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などから、2層以上を選び積層構造としても良い。例えば、ALD法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、0.5nm以上5nm以下とする。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量素子100aとすることができる。
[0402]
なお、導電体110、または導電体120は、積層構造であってもよい。例えば、導電体110、または導電体120は、チタン、窒化チタン、タンタル、または窒化タンタルを主成分とする導電性材料と、タングステン、銅、またはアルミニウムを主成分とする導電性材料と、の積層構造としてもよい。また、導電体110、または導電体120は、単層構造としてもよいし、3層以上の積層構造としてもよい。
[0403]
[セルアレイの構造]
次に、上記のセルを行列またはマトリクス状に配置した、セルアレイの一例について、図17を用いて説明する。
[0404]
図17は、図16に示すセル600を、マトリクス状に配置した一形態を示す回路図である。図17では、配線BLの延伸方向をx方向とし、配線WLの延伸方向をy方向とし、xy平面に垂直な方向をz方向とする。なお、図17では、セルを3×3個配置する例を示しているが、本実施の形態はこれに限られることなく、セルアレイに含まれるメモリセルまたは配線等の、個数及び配置は、適宜設定すればよい。
[0405]
図17に示すように、セルを構成するトランジスタ200aとトランジスタ200bのソースおよびドレインの一方が共通の配線BL(BL01、BL02、BL03)と電気的に接続する。また、当該配線BLは、x方向に配列されたセル600が有するトランジスタ200aとトランジスタ200bのソースおよびドレインの一方とも電気的に接続する。一方、セル600を構成する、トランジスタ200aの第1のゲートと、トランジスタ200bの第1のゲートは、それぞれ異なる配線WL(WL01乃至WL06)と電気的に接続する。また、これらの配線WLは、y方向に配列されたセル600が有する、トランジスタ200aの第1のゲートと、トランジスタ200bの第1のゲートと、それぞれ電気的に接続する。
[0406]
また、セル600が有する、容量素子100aの一方の電極、および容量素子100bの一方の電極は、配線PLと電気的に接続する。例えば、配線PLはy方向に延伸して形成すればよい。
[0407]
また、各セル600が有するトランジスタ200aおよびトランジスタ200bには第2のゲートBGが設けられていてもよい。BGに印加される電位により、トランジスタのしきい値を制御することができる。当該BGはトランジスタ400と接続されており、BGに印加される電位は、トランジスタ400によって制御することができる。
[0408]
例えば、図17に示すように、導電体160をx方向に延伸させて配線BLとして機能させ、導電体260をy方向に延伸させて配線WLとして機能させ、導電体120をy方向に延伸させて配線PLとして機能させることができる。また、導電体203をy方向に延伸させてBGに接続する配線として機能させることもできる。
[0409]
また、図17に示すように、セル600が有する容量素子100bの一方の電極として機能する導電体120が、セル601が有する容量素子100aの一方の電極をも兼ねる構成とすることが好ましい。また、図示しないが、セル600が有する容量素子100aの一方の電極として機能する導電体120が、セル600の左側に隣接するセルの容量素子の一方の電極を兼ねている。セル601の右側のセルについても同様の構成となっている。従って、セルアレイを構成することができる。当該セルアレイの構成とすることで、隣り合うセルの間隔を小さくすることができるので、セルアレイの投影面積を小さくすることができ、高集積化が可能となる。
[0410]
また、酸化物230および配線WLをマトリクス状に配置することで、図17に示す回路図の半導体装置を形成することができる。ここで、配線BLは、配線WLおよび酸化物230とは異なる層に設けることが好ましい。特に、配線BLよりも、下層に容量素子100a、および容量素子100bを設けることで、酸化物230の長辺方向と、配線BLが、概略平行になるレイアウトを実現することができる。従って、セルのレイアウトを単純化することができ、設計の自由度が向上し、工程コストを低減することができる。
[0411]
例えば、酸化物230および配線WLは、酸化物230の長辺が配線WLの延伸方向と概略直交するように設けてもよい。また、例えば、酸化物230の長辺が配線WLの延伸方向と直交せず、酸化物230の長辺が配線WLの延伸方向に、直交以外の角度を有して配置されるレイアウトにしてもよい。0°よりも大きく90°よりも小さい角度を有して、配置することにより、例えば、容量素子100aおよび容量素子100bと、配線BLとが、交錯することなく配置することができるので、容量素子100aおよび容量素子100bが、z方向に伸長することができ、容量素子100aおよび容量素子100bの容量を大きくすることができる。好ましくは、酸化物230の長辺と配線WLのなす角が、20°以上70°以下、好ましくは30°以上60°以下になるように、酸化物230と配線WLを設ければよい。
[0412]
また、当該セルアレイを平面のみでなく積層する構成としてもよい。複数のセルアレイを積層することにより、セルアレイの専有面積を増やすことなく、セルを集積して配置することができる。つまり、3Dセルアレイを構成することができる。
[0413]
以上のように、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きいトランジスタを提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
[0414]
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
[0415]
(実施の形態3)
本実施の形態では、半導体装置の一形態を、図18および図19を用いて説明する。
[0416]
<記憶装置>
図18および図19に示す記憶装置は、トランジスタ300と、トランジスタ200、および容量素子100を有している。図18は、トランジスタ200およびトランジスタ300のチャネル長方向の断面図である。図19には、トランジスタ300近傍のトランジスタ300のチャネル幅方向の断面図を示す。
[0417]
トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ200は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
[0418]
図18に示す記憶装置において、配線1001はトランジスタ300のソースと電気的に接続され、配線1002はトランジスタ300のドレインと電気的に接続されている。また、配線1003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線1004はトランジスタ200のトップゲートと電気的に接続され、配線1006はトランジスタ200のボトムゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線1005は容量素子100の電極の他方と電気的に接続されている。
[0419]
図18および図19に示す記憶装置は、トランジスタ300のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
[0420]
情報の書き込みおよび保持について説明する。まず、配線1004の電位を、トランジスタ200が導通状態となる電位にして、トランジスタ200を導通状態とする。これにより、配線1003の電位が、トランジスタ300のゲート、および容量素子100の電極の一方と電気的に接続するノードSNに与えられる。即ち、トランジスタ300のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という。)のどちらかが与えられるものとする。その後、配線1004の電位を、トランジスタ200が非導通状態となる電位にして、トランジスタ200を非導通状態とすることにより、ノードSNに電荷が保持される(保持)。
[0421]
トランジスタ200のオフ電流が小さい場合、ノードSNの電荷は長期間にわたって保持される。
[0422]
次に情報の読み出しについて説明する。配線1001に所定の電位(定電位)を与えた状態で、配線1005に適切な電位(読み出し電位)を与えると、配線1002は、ノードSNに保持された電荷量に応じた電位をとる。これは、トランジスタ300をnチャネル型とすると、トランジスタ300のゲートにHighレベル電荷が与えられている場合の見かけ上のしきい値電圧V th_Hは、トランジスタ300のゲートにLowレベル電荷が与えられている場合の見かけ上のしきい値電圧V th_Lより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ300を「導通状態」とするために必要な配線1005の電位をいうものとする。したがって、配線1005の電位をV th_HとV th_Lの間の電位V とすることにより、ノードSNに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードSNにHighレベル電荷が与えられていた場合には、配線1005の電位がV (>V th_H)となれば、トランジスタ300は「導通状態」となる。一方、ノードSNにLowレベル電荷が与えられていた場合には、配線1005の電位がV (<V th_L)となっても、トランジスタ300は「非導通状態」のままである。このため、配線1002の電位を判別することで、ノードSNに保持されている情報を読み出すことができる。
[0423]
<記憶装置の構造>
本発明の一態様の記憶装置は、図18に示すようにトランジスタ300、トランジスタ200、容量素子100を有する。トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、およびトランジスタ200の上方に設けられている。
[0424]
トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。
[0425]
トランジスタ300は、図18に示すように、半導体領域313の上面およびチャネル幅方向の側面が絶縁体315を介して導電体316に覆われている。このように、トランジスタ300をFin型とすることにより、実効上のチャネル幅が増大することによりトランジスタ300のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ300のオフ特性を向上させることができる。
[0426]
トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
[0427]
半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域314a、および低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
[0428]
低抵抗領域314a、および低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含む。
[0429]
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
[0430]
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
[0431]
なお、図18に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
[0432]
トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。
[0433]
絶縁体320、絶縁体322、絶縁体324、および絶縁体326として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
[0434]
絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
[0435]
また、絶縁体324には、基板311、またはトランジスタ300などから、トランジスタ200が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
[0436]
水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
[0437]
水素の脱離量は、例えば、昇温脱離ガス分析法(TDS)などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、膜の表面温度が50℃から500℃の範囲において、水素原子に換算した脱離量が、絶縁体324の面積当たりに換算して、10×10 15atoms/cm 以下、好ましくは5×10 15atoms/cm 以下であればよい。
[0438]
なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体324の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体326の比誘電率は、絶縁体324の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
[0439]
また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
[0440]
各プラグ、および配線(導電体328、および導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
[0441]
絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図18において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線としての機能を有する。なお導電体356は、導電体328、および導電体330と同様の材料を用いて設けることができる。
[0442]
なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ200とは、バリア層により分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
[0443]
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。
[0444]
絶縁体350、および導電体356上に、配線層を設けてもよい。例えば、図18において、絶縁体360、絶縁体362、及び絶縁体364が順に積層して設けられている。また、絶縁体360、絶縁体362、及び絶縁体364には、導電体366が形成されている。導電体366は、プラグ、または配線としての機能を有する。なお導電体366は、導電体328、および導電体330と同様の材料を用いて設けることができる。
[0445]
なお、例えば、絶縁体360は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体366は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体360が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ200とは、バリア層により分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
[0446]
また、絶縁体364、および導電体366上に、複数の配線層を設けてもよい。例えば、図18において、絶縁体370、および絶縁体372が順に積層して設けられている。また、絶縁体370、絶縁体372には、導電体376が形成されている。さらに、絶縁体382、および絶縁体384が順に積層して設けられている。また、絶縁体382、及び絶縁体384には、導電体386が形成されている。導電体376、導電体386は、プラグ、または配線としての機能を有する。なお、絶縁体372と絶縁体382との間に、複数の配線層を、設計に応じて適宜設けてもよい。
[0447]
上記において、導電体356を含む配線層、導電体366を含む配線層、導電体376を含む配線層、および導電体386を含む配線層、について説明したが、本実施の形態に係る記憶装置はこれに限られるものではない。導電体356を含む配線層と同様の配線層を3層以下にしてもよいし、導電体356を含む配線層と同様の配線層を5層以上にしてもよい。
[0448]
絶縁体384上には絶縁体210、絶縁体212、絶縁体214、および絶縁体216が、順に積層して設けられている。絶縁体210、絶縁体212、絶縁体214、および絶縁体216のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
[0449]
例えば、絶縁体210、および絶縁体214には、例えば、基板311、またはトランジスタ300を設ける領域などから、トランジスタ200を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体324と同様の材料を用いることができる。
[0450]
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
[0451]
また、水素に対するバリア性を有する膜として、例えば、絶縁体210、および絶縁体214には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
[0452]
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ200への混入を防止することができる。また、トランジスタ200を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ200に対する保護膜として用いることに適している。
[0453]
また、例えば、絶縁体212、および絶縁体216には、絶縁体320と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体212、および絶縁体216として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
[0454]
また、絶縁体210、絶縁体212、絶縁体214、および絶縁体216には、導電体218、及びトランジスタ200を構成する導電体等が埋め込まれている。なお、導電体218は、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。導電体218は、導電体328、および導電体330と同様の材料を用いて設けることができる。
[0455]
特に、絶縁体210、および絶縁体214と接する領域の導電体218は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300とトランジスタ200とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
[0456]
絶縁体216の上方には、トランジスタ200が設けられている。なお、トランジスタ200の構造は、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。また、図26に示すトランジスタ200は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
[0457]
トランジスタ200の上方には、絶縁体280を設ける。
[0458]
絶縁体280上には、絶縁体282が設けられている。絶縁体282は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体282には、絶縁体214と同様の材料を用いることができる。例えば、絶縁体282には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
[0459]
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ200への混入を防止することができる。また、トランジスタ200を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ200に対する保護膜として用いることに適している。
[0460]
また、絶縁体282上には、絶縁体283が設けられている。絶縁体283は、絶縁体320と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体286として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
[0461]
また、絶縁体220、絶縁体222、絶縁体280、絶縁体282、および絶縁体283には、導電体246、および導電体248等が埋め込まれている。
[0462]
導電体246、および導電体248は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。導電体246、および導電体248は、導電体328、および導電体330と同様の材料を用いて設けることができる。
[0463]
続いて、トランジスタ200の上方には、容量素子100が設けられている。容量素子100は、導電体110と、導電体120、および絶縁体130とを有する。
[0464]
また、導電体246、および導電体248上に、導電体112を設けてもよい。導電体112は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。導電体110は、容量素子100の電極としての機能を有する。なお、導電体112、および導電体110は、同時に形成することができる。
[0465]
導電体112、および導電体110には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
[0466]
図18では、導電体112、および導電体110は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
[0467]
また、導電体112、および導電体110上に、容量素子100の誘電体として、絶縁体130を設ける。絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
[0468]
例えば、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子100は、絶縁体130を有することで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
[0469]
絶縁体130上に、導電体110と重畳するように、導電体120を設ける。なお、導電体120は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるCu(銅)やAl(アルミニウム)等を用いればよい。
[0470]
導電体120、および絶縁体130上には、絶縁体150が設けられている。絶縁体150は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体150は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
[0471]
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
[0472]
(実施の形態4)
本実施の形態では、上記実施の形態に示す半導体装置を用いたインバータ回路について説明を行う。なお、本明細書中において、高電源電圧をHレベル(又はVDD)、低電源電圧をLレベル(又はGND)と呼ぶ場合がある。
[0473]
<インバータ回路の構成例>
図20(A)に示す回路INVは、容量素子C1と、直列に接続されたトランジスタM1、トランジスタM2およびトランジスタM3と、を有する。回路INVは、インバータ回路としての機能を有する。
[0474]
トランジスタM1乃至M3はnチャネル型トランジスタである。回路INVはnチャネル型のトランジスタのみで構成されているので、CMOSトランジスタで構成されるインバータ回路と比べて、製造コストを低減させることができる。
[0475]
トランジスタM1乃至M3として、上記実施の形態に示すトランジスタ200を用いることが好ましい。
[0476]
トランジスタM1は、互いに電気的に接続された第1ゲートと第2ゲートを有する。第1ゲートと第2ゲートとは半導体層を間に介して互いに重なる領域を有する。トランジスタM2、M3についても同様である。なお、第1ゲートをフロントゲート、第2ゲートをバックゲートという場合がある。
[0477]
回路INVは、端子IN、端子OUT、端子CLKおよび端子CLKBを有する。端子INは入力端子として機能し、端子OUTは出力端子として機能する。端子CLKはクロック信号が入力され、端子CLKBは端子CLKに入力されるクロック信号の反転信号が入力される。
[0478]
また、回路INVは、電源電圧としてVDD、VSSが供給される。VDDは、高電源電圧であり、トランジスタM1のドレインに入力される。VSSは、低電源電圧であり、トランジスタM3のソースに入力される。
[0479]
トランジスタM1において、フロントゲートおよびバックゲートは端子CLKに電気的に接続され、ソースはトランジスタM2のドレインに電気的に接続される。
[0480]
トランジスタM2において、フロントゲートおよびバックゲートは端子CLKBに電気的に接続され、ソースはトランジスタM3のドレインに電気的に接続される。
[0481]
トランジスタM3において、フロントゲートおよびバックゲートは端子INに電気的に接続される。
[0482]
容量素子C1の第1端子はトランジスタM1のソースに電気的に接続される。容量素子C1の第2端子はVSSが入力される。
[0483]
端子OUTは、トランジスタM1のソース、トランジスタM2のドレインおよび容量素子C1の第1端子に電気的に接続される。
[0484]
なお、容量素子C1は配線の寄生容量やトランジスタのゲート容量で代用してもよい。その場合、これら半導体装置の占有面積を小さくすることができる。
[0485]
次に、回路INVの動作について説明を行う。
[0486]
図20(B)は回路INVの動作を説明するためのタイミングチャートである。それぞれ、端子IN、CLK、CLKB、OUTの電位変化を表している。また、図20(B)を期間P1、P2、P3の3つの期間に分類している。
[0487]
端子INは、期間P1乃至P3の間、Hレベルが与えられている。すなわち、期間P1乃至P3において、トランジスタM3はオンになっている。
[0488]
期間P1において、端子CLKに電位VHが入力され、端子CLKBに電位VLが入力される。トランジスタM1はオンになり、トランジスタM2はオフになる。このとき、容量素子C1にVDDが供給され、容量素子C1は充電(プリチャージ)を開始する。
[0489]
なお、VHは、VDDとトランジスタM1のしきい値電圧(V th)を足し合わせた電圧(VDD+V th)以上にすることが好ましい。そうすることで、端子OUTにVDDを正確に伝えることができる。VLは低電源電圧(又はGND)とすればよい。なお、VHを高電位、VLを低電位と呼ぶ場合もある。
[0490]
期間P2において、端子CLKにVLが入力され、端子CLKBにVHが入力される。トランジスタM1はオフになり、トランジスタM2はオンになる。このとき、トランジスタM3はオンであるため、容量素子C1の第1端子とトランジスタM3のソースが導通状態になり、容量素子C1は放電を開始する。最終的に端子OUTはLレベルを出力する。すなわち、端子OUTは端子INに入力された信号の反転信号を出力する。
[0491]
期間P3において、端子CLKにVHが入力され、端子CLKBにVLが入力される。トランジスタM1はオンになり、トランジスタM2はオフになる。期間P1と同様に、容量素子C1は再びプリチャージを開始する。
[0492]
期間P1乃至P3における端子INの入力をLレベルとした場合、期間P2において、端子OUTはHレベルを出力する。すなわち、端子OUTは端子INに入力された信号の反転信号を出力する。
[0493]
以上より、回路INVは端子CLKがVHのときに容量素子C1のプリチャージを行い、端子CLKがVLのときにインバータ回路として動作することがわかる。
[0494]
また、回路INVは、容量素子C1の充電と放電を繰り返すことで動作するダイナミックロジック回路として機能することがわかる。トランジスタM1は容量素子C1を充電するプリチャージ用のトランジスタとして機能し、トランジスタM2は容量素子C1に蓄積された電荷を放電するディスチャージ用のトランジスタとして機能する。
[0495]
トランジスタM1乃至M3は、オフ電流が小さいトランジスタを用いることが好ましい。オフ電流が小さいトランジスタとして、チャネル形成領域に金属酸化物または酸化物半導体を用いたトランジスタ(以下、OSトランジスタと呼ぶ)が挙げられる。なお、ここでオフ電流が小さいとは、トランジスタのオフ電流が、好ましくは10 −18A/μm以下、さらに好ましくは10 −21A/μm以下、さらに好ましくは10 −24A/μm以下のことを言う。
[0496]
トランジスタM1乃至M3にOSトランジスタを用いることで、回路INVは貫通電流を小さくすることができる。その結果、回路INVは消費電力を低減させることができる。
[0497]
また、トランジスタM1乃至M3にOSトランジスタを用いることで、容量素子C1にプリチャージされた電荷が、リーク電流によって失われずに済む。その結果、回路INVはより正確にデータを伝えることができる。
[0498]
トランジスタM1は、フロントゲートとバックゲートを電気的に接続することで、フロントゲートとバックゲートから同時に半導体層にゲート電圧を印加することが可能になり、オン電流を増大させることができる。トランジスタM2およびトランジスタM3についても同様である。その結果、回路INVは、動作周波数の高いインバータ回路を実現することができる。
[0499]
回路INVは、端子INをトランジスタM2のフロントゲートおよびバックゲートに電気的に接続し、端子CLKBをトランジスタM3のフロントゲートおよびバックゲートに電気的に接続してもよい。
[0500]
また、トランジスタM1乃至M3がそれぞれ有するバックゲートは、トップゲートと異なる電位を与えてもよい。例えば、トランジスタM1乃至M3がそれぞれ有するバックゲートに共通の固定電位を与えてもよい。そうすることで、回路INVは、トランジスタM1乃至M3のしきい値電圧を制御することができる。
[0501]
また、回路INVは、場合によっては、トランジスタM1乃至M3のバックゲートを全て省略してもよい。その場合、回路INVは製造工程を簡略化することができる。
[0502]
以上、回路INVは消費電力が小さく単極性のトランジスタで構成されるインバータ回路を提供することができる。また、動作周波数が高く単極性のトランジスタで構成されるインバータ回路を提供することができる。
[0503]
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0504]
(実施の形態5)
本実施の形態では、図21乃至図23を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ(以下、OSトランジスタと呼ぶ。)、および容量素子が適用されている記憶装置の一例として、NOSRAMについて説明する。NOSRAM(登録商標)とは「Nonvolatile Oxide Semiconductor RAM」の略称であり、ゲインセル型(2T型、3T型)のメモリセルを有するRAMを指す。なお、以下において、NOSRAMのようにOSトランジスタを用いたメモリ装置を、OSメモリと呼ぶ場合がある。
[0505]
NOSRAMでは、メモリセルにOSトランジスタが用いられるメモリ装置(以下、「OSメモリ」と呼ぶ。)が適用されている。OSメモリは、少なくとも容量素子と、容量素子の充放電を制御するOSトランジスタを有するメモリである。OSトランジスタが極小オフ電流のトランジスタであるので、OSメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
[0506]
<<NOSRAM>>
図21にNOSRAMの構成例を示す。図21に示すNOSRAM1600は、メモリセルアレイ1610、コントローラ1640、行ドライバ1650、列ドライバ1660、出力ドライバ1670を有する。なお、NOSRAM1600は、1のメモリセルで多値データを記憶する多値NOSRAMである。
[0507]
メモリセルアレイ1610は複数のメモリセル1611、複数のワード線WWL、RWL、ビット線BL、ソース線SLを有する。ワード線WWLは書き込みワード線であり、ワード線RWLは読み出しワード線である。NOSRAM1600では、1のメモリセル1611で3ビット(8値)のデータを記憶する。
[0508]
コントローラ1640は、NOSRAM1600全体を統括的に制御し、データWDA[31:0]の書き込み、データRDA[31:0]の読み出しを行う。コントローラ1640は、外部からのコマンド信号(例えば、チップイネーブル信号、書き込みイネーブル信号など)を処理して、行ドライバ1650、列ドライバ1660および出力ドライバ1670の制御信号を生成する。
[0509]
行ドライバ1650は、アクセスする行を選択する機能を有する。行ドライバ1650は、行デコーダ1651、およびワード線ドライバ1652を有する。
[0510]
列ドライバ1660は、ソース線SLおよびビット線BLを駆動する。列ドライバ1660は、列デコーダ1661、書き込みドライバ1662、DAC(デジタル−アナログ変換回路)1663を有する。
[0511]
DAC1663は3ビットのデジタルデータをアナログ電圧に変換する。DAC1663は32ビットのデータWDA[31:0]を3ビットごとに、アナログ電圧に変換する。
[0512]
書き込みドライバ1662は、ソース線SLをプリチャージする機能、ソース線SLを電気的に浮遊状態にする機能、ソース線SLを選択する機能、選択されたソース線SLにDAC1663で生成した書き込み電圧を入力する機能、ビット線BLをプリチャージする機能、ビット線BLを電気的に浮遊状態にする機能等を有する。
[0513]
出力ドライバ1670は、セレクタ1671、ADC(アナログ−デジタル変換回路)1672、出力バッファ1673を有する。セレクタ1671は、アクセスするソース線SLを選択し、選択されたソース線SLの電圧をADC1672に送信する。ADC1672は、アナログ電圧を3ビットのデジタルデータに変換する機能を持つ。ソース線SLの電圧はADC1672において、3ビットのデータに変換され、出力バッファ1673はADC1672から出力されるデータを保持する。
[0514]
なお、本実施の形態に示す、行ドライバ1650、列ドライバ1660、および出力ドライバ1670の構成は、上記に限定されるものではない。メモリセルアレイ1610の構成または駆動方法などに応じて、これらのドライバおよび当該ドライバに接続される配線の配置を変更してもよいし、これらのドライバおよび当該ドライバに接続される配線の有する機能を変更または追加してもよい。例えば、上記のソース線SLが有する機能の一部を、ビット線BLに有せしめる構成にしてもよい。
[0515]
なお、上記においては、各メモリセル1611に保持させる情報量を3ビットとしたが、本実施の形態に示す記憶装置の構成はこれに限られない。各メモリセル1611に保持させる情報量を2ビット以下にしてもよいし、4ビット以上にしてもよい。例えば、各メモリセル1611に保持させる情報量を1ビットにする場合、DAC1663およびADC1672を設けない構成にしてもよい。
[0516]
<メモリセル>
図22(A)はメモリセル1611の構成例を示す回路図である。メモリセル1611は2T型のゲインセルであり、メモリセル1611はワード線WWL、RWL、ビット線BL、ソース線SL、配線BGLに電気的に接続されている。メモリセル1611は、ノードSN、OSトランジスタMO61、トランジスタMP61、容量素子C61を有する。OSトランジスタMO61は書き込みトランジスタである。トランジスタMP61は読み出しトランジスタであり、例えばpチャネル型Siトランジスタで構成される。容量素子C61はノードSNの電圧を保持するための保持容量である。ノードSNはデータの保持ノードであり、ここではトランジスタMP61のゲートに相当する。
[0517]
メモリセル1611の書き込みトランジスタがOSトランジスタMO61で構成されているため、NOSRAM1600は長時間データを保持することが可能である。
[0518]
図22(A)の例では、ビット線は、書き込みと読み出しで共通のビット線であるが、図22(B)に示すように、書き込みビット線として機能する、ビット線WBLと、読み出しビット線として機能する、ビット線RBLとを設けてもよい。
[0519]
図22(C)−図22(E)にメモリセルの他の構成例を示す。図22(C)−図22(E)には、書き込み用のビット線WBLと読み出し用のビット線RBLを設けた例を示しているが、図22(A)のように書き込みと読み出しで共有されるビット線を設けてもよい。
[0520]
図22(C)に示すメモリセル1612は、メモリセル1611の変形例であり、読み出しトランジスタをnチャネル型トランジスタ(MN61)に変更したものである。トランジスタMN61はOSトランジスタであってもよいし、Siトランジスタであってもよい。
[0521]
メモリセル1611、1612において、OSトランジスタMO61はバックゲートの無いOSトランジスタであってもよい。
[0522]
図22(D)に示すメモリセル1613は、3T型ゲインセルであり、ワード線WWL、RWL、ビット線WBL、RBL、ソース線SL、配線BGL、PCLに電気的に接続されている。メモリセル1613は、ノードSN、OSトランジスタMO62、トランジスタMP62、トランジスタMP63、容量素子C62を有する。OSトランジスタMO62は書き込みトランジスタである。トランジスタMP62は読み出しトランジスタであり、トランジスタMP63は選択トランジスタである。
[0523]
図22(E)に示すメモリセル1614は、メモリセル1613の変形例であり、読み出しトランジスタおよび選択トランジスタをnチャネル型トランジスタ(MN62、MN63)に変更したものである。トランジスタMN62、MN63はOSトランジスタであってもよいし、Siトランジスタであってもよい。
[0524]
メモリセル1611−1614に設けられるOSトランジスタは、バックゲートの無いトランジスタでもよいし、バックゲートが有るトランジスタであってもよい。
[0525]
上記においては、メモリセル1611などが並列に接続された、いわゆるNOR型の記憶装置について説明したが、本実施の形態に示す記憶装置はこれに限られるものではない。例えば、以下に示すようなメモリセル1615が直列に接続された、いわゆるNAND型の記憶装置にしてもよい。
[0526]
図23はNAND型のメモリセルアレイ1610の構成例を示す回路図である。図23に示すメモリセルアレイ1610は、ソース線SL、ビット線RBL、ビット線WBL、ワード線WWL、ワード線RWL、配線BGL、およびメモリセル1615を有する。メモリセル1615は、ノードSN、OSトランジスタMO63、トランジスタMN64、容量素子C63を有する。ここで、トランジスタMN64は、例えばnチャネル型Siトランジスタで構成される。これに限られず、トランジスタMN64は、pチャネル型Siトランジスタ、であってもよいし、OSトランジスタであってもよい。
[0527]
以下では、図23に示すメモリセル1615aおよびメモリセル1615bを例として説明する。ここで、メモリセル1615aまたはメモリセル1615bのいずれかに接続する配線、または回路素子の符号については、aまたはbの符号を付して表す。
[0528]
メモリセル1615aにおいて、トランジスタMN64aのゲートと、OSトランジスタMO63aのソースおよびドレインの一方と、容量素子C63aの電極の一方とは、電気的に接続されている。また、ビット線WBLとOSトランジスタMO63aのソースおよびドレインの他方とは、電気的に接続されている。また、ワード線WWLaと、OSトランジスタMO63aのゲートとは、電気的に接続されている。また、配線BGLaと、OSトランジスタMO63aのバックゲートとは、電気的に接続されている。そして、ワード線RWLaと、容量素子C63aの電極の他方は電気的に接続されている。
[0529]
メモリセル1615bは、ビット線WBLとのコンタクト部を対称の軸として、メモリセル1615aと対称的に設けることができる。よって、メモリセル1615bに含まれる回路素子も、上記メモリセル1615aと同じように配線と接続される。
[0530]
さらに、メモリセル1615aが有するトランジスタMN64aのソースは、メモリセル1615bのトランジスタMN64bのドレインと電気的に接続される。メモリセル1615aが有するトランジスタMN64aのドレインは、ビット線RBLと電気的に接続される。メモリセル1615bが有するトランジスタMN64bのソースは、複数のメモリセル1615が有するトランジスタMN64を介してソース線SLと電気的に接続される。このように、NAND型のメモリセルアレイ1610では、ビット線RBLとソース線SLの間に、複数のトランジスタMN64が直列に接続される。
[0531]
図23に示すメモリセルアレイ1610を有する記憶装置では、同じワード線WWL(またはワード線RWL)に接続された複数のメモリセル(以下、メモリセル列と呼ぶ。)ごとに、書き込み動作および読み出し動作を行う。例えば、書き込み動作は次のように行うことができる。書き込みを行うメモリセル列に接続されたワード線WWLにOSトランジスタMO63がオン状態となる電位を与え、書き込みを行うメモリセル列のOSトランジスタMO63をオン状態にする。これにより、指定したメモリセル列のトランジスタMN64のゲートおよび容量素子C63の電極の一方にビット線WBLの電位が与えられ、該ゲートに所定の電荷が与えられる。それから当該メモリセル列のOSトランジスタMO63をオフ状態にすると、該ゲートに与えられた所定の電荷を保持することができる。このようにして、指定したメモリセル列のメモリセル1615にデータを書き込むことができる。
[0532]
また、例えば、読み出し動作は次のように行うことができる。まず、読み出しを行うメモリセル列に接続されていないワード線RWLに、トランジスタMN64のゲートに与えられた電荷によらず、トランジスタMN64がオン状態となるような電位を与え、読み出しを行うメモリセル列以外のトランジスタMN64をオン状態とする。それから、読み出しを行うメモリセル列に接続されたワード線RWLに、トランジスタMN64のゲートが有する電荷によって、トランジスタMN64のオン状態またはオフ状態が選択されるような電位(読み出し電位)を与える。そして、ソース線SLに定電位を与え、ビット線RBLに接続されている読み出し回路を動作状態とする。ここで、ソース線SL−ビット線RBL間の複数のトランジスタMN64は、読み出しを行うメモリセル列を除いてオン状態となっているため、ソース線SL−ビット線RBL間のコンダクタンスは、読み出しを行うメモリセル列のトランジスタMN64の状態(オン状態またはオフ状態)によって決定される。読み出しを行うメモリセル列のトランジスタMN64のゲートが有する電荷によって、トランジスタのコンダクタンスは異なるから、それに応じて、ビット線RBLの電位は異なる値をとることになる。ビット線RBLの電位を読み出し回路によって読み出すことで、指定したメモリセル列のメモリセル1615から情報を読み出すことができる。
[0533]
容量素子C61、容量素子C62、または容量素子C63の充放電によってデータを書き換えるため、NOSRAM1600は原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、長時間データを保持することが可能であるので、リフレッシュ頻度を低減できる。
[0534]
上記実施の形態に示す半導体装置をメモリセル1611、1612、1613、1614、1615に用いる場合、OSトランジスタMO61、MO62、MO63としてトランジスタ200を用い、容量素子C61、C62、C63として容量素子100を用い、トランジスタMP61、MP62、MP63、MN61、MN62、MN63、MN64としてトランジスタ300を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置をさらに高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
[0535]
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0536]
(実施の形態6)
本実施の形態では、図24および図25を用いて、本発明の一態様に係る、OSトランジスタ、および容量素子が適用されている記憶装置の一例として、DOSRAMについて説明する。DOSRAM(登録商標)とは、「Dynamic Oxide Semiconductor RAM」の略称であり、1T(トランジスタ)1C(容量)型のメモリセルを有するRAMを指す。DOSRAMも、NOSRAMと同様に、OSメモリが適用されている。
[0537]
<<DOSRAM1400>>
図24にDOSRAMの構成例を示す。図24に示すように、DOSRAM1400は、コントローラ1405、行回路1410、列回路1415、メモリセルおよびセンスアンプアレイ1420(以下、「MC−SAアレイ1420」と呼ぶ。)を有する。
[0538]
行回路1410はデコーダ1411、ワード線ドライバ回路1412、列セレクタ1413、センスアンプドライバ回路1414を有する。列回路1415はグローバルセンスアンプアレイ1416、入出力回路1417を有する。グローバルセンスアンプアレイ1416は複数のグローバルセンスアンプ1447を有する。MC−SAアレイ1420はメモリセルアレイ1422、センスアンプアレイ1423、グローバルビット線GBLL、GBLRを有する。
[0539]
(MC−SAアレイ1420)
MC−SAアレイ1420は、メモリセルアレイ1422をセンスアンプアレイ1423上に積層した積層構造をもつ。グローバルビット線GBLL、GBLRはメモリセルアレイ1422上に積層されている。DOSRAM1400では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
[0540]
メモリセルアレイ1422は、N個(Nは2以上の整数)のローカルメモリセルアレイ1425<0>−1425<N−1>を有する。図25(A)にローカルメモリセルアレイ1425の構成例を示す。ローカルメモリセルアレイ1425は、複数のメモリセル1445、複数のワード線WL、複数のビット線BLL、BLRを有する。図25(A)の例では、ローカルメモリセルアレイ1425の構造はオープンビット線型であるが、フォールデッドビッド線型であってもよい。
[0541]
図25(B)に共通のビット線BLL(BLR)に接続される、ペア状の一組のメモリセル1445aおよびメモリセル1445bの回路構成例を示す。メモリセル1445aはトランジスタMW1a、容量素子CS1a、端子B1a、B2aを有し、ワード線WLa、ビット線BLL(BLR)に接続される。また、メモリセル1445bはトランジスタMW1b、容量素子CS1b、端子B1b、B2bを有し、ワード線WLb、ビット線BLL(BLR)に接続される。なお、以下において、メモリセル1445aおよびメモリセル1445bのいずれかを特に限定しない場合は、メモリセル1445およびそれに付属する構成にaまたはbの符号を付さない場合がある。
[0542]
トランジスタMW1aは容量素子CS1aの充放電を制御する機能をもち、トランジスタMW1bは容量素子CS1bの充放電を制御する機能をもつ。トランジスタMW1aのゲートはワード線WLaに電気的に接続され、第1端子はビット線BLL(BLR)に電気的に接続され、第2端子は容量素子CS1aの第1端子に電気的に接続されている。また、トランジスタMW1bのゲートはワード線WLbに電気的に接続され、第1端子はビット線BLL(BLR)に電気的に接続され、第2端子は容量素子CS1bの第1端子に電気的に接続されている。このように、ビット線BLL(BLR)がトランジスタMW1aの第1端子とトランジスタMW1bの第1端子に共通で用いられる。
[0543]
トランジスタMW1は容量素子CS1の充放電を制御する機能をもつ。容量素子CS1の第2端子は端子B2に電気的に接続されている。端子B2には、定電圧(例えば、低電源電圧)が入力される。
[0544]
上記実施の形態に示す半導体装置をメモリセル1445a、1445bに用いる場合、トランジスタMW1a、またはトランジスタMW1bとしてトランジスタ200を用い、容量素子CS1a、または容量素子CS1bとして容量素子100を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置を高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
[0545]
トランジスタMW1はバックゲートを備えており、バックゲートは端子B1に電気的に接続されている。そのため、端子B1の電圧によって、トランジスタMW1の閾値電圧を変更することができる。例えば、端子B1の電圧は固定電圧(例えば、負の定電圧)であってもよいし、DOSRAM1400の動作に応じて、端子B1の電圧を変化させてもよい。
[0546]
トランジスタMW1のバックゲートをトランジスタMW1のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、トランジスタMW1にバックゲートを設けなくてもよい。
[0547]
センスアンプアレイ1423は、N個のローカルセンスアンプアレイ1426<0>−1426<N−1>を有する。ローカルセンスアンプアレイ1426は、1のスイッチアレイ1444、複数のセンスアンプ1446を有する。センスアンプ1446には、ビット線対が電気的に接続されている。センスアンプ1446は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ1444は、ビット線対を選択し、選択したビット線対とグローバルビット線対との間を導通状態にする機能を有する。
[0548]
ここで、ビット線対とは、センスアンプによって、同時に比較される2本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される2本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線BLLとビット線BLRが1組のビット線対を成す。グローバルビット線GBLLとグローバルビット線GBLRとが1組のグローバルビット線対をなす。以下、ビット線対(BLL,BLR)、グローバルビット線対(GBLL,GBLR)とも表す。
[0549]
(コントローラ1405)
コントローラ1405は、DOSRAM1400の動作全般を制御する機能を有する。コントローラ1405は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路1410、列回路1415の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
[0550]
(行回路1410)
行回路1410は、MC−SAアレイ1420を駆動する機能を有する。デコーダ1411はアドレス信号をデコードする機能を有する。ワード線ドライバ回路1412は、アクセス対象行のワード線WLを選択する選択信号を生成する。
[0551]
列セレクタ1413、センスアンプドライバ回路1414はセンスアンプアレイ1423を駆動するための回路である。列セレクタ1413は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ1413の選択信号によって、各ローカルセンスアンプアレイ1426のスイッチアレイ1444が制御される。センスアンプドライバ回路1414の制御信号によって、複数のローカルセンスアンプアレイ1426は独立して駆動される。
[0552]
(列回路1415)
列回路1415は、データ信号WDA[31:0]の入力を制御する機能、データ信号RDA[31:0]の出力を制御する機能を有する。データ信号WDA[31:0]は書き込みデータ信号であり、データ信号RDA[31:0]は読み出しデータ信号である。
[0553]
グローバルセンスアンプ1447はグローバルビット線対(GBLL,GBLR)に電気的に接続されている。グローバルセンスアンプ1447はグローバルビット線対(GBLL,GBLR)間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対(GBLL,GBLR)へのデータの書き込み、および読み出しは、入出力回路1417によって行われる。
[0554]
DOSRAM1400の書き込み動作の概要を説明する。入出力回路1417によって、データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グローバルセンスアンプアレイ1416によって保持される。アドレス信号が指定するローカルセンスアンプアレイ1426のスイッチアレイ1444によって、グローバルビット線対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ1426は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ1425において、行回路1410によって、対象行のワード線WLが選択され、選択行のメモリセル1445にローカルセンスアンプアレイ1426の保持データが書き込まれる。
[0555]
DOSRAM1400の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ1425の1行が指定される。指定されたローカルメモリセルアレイ1425において、対象行のワード線WLが選択状態となり、メモリセル1445のデータがビット線に書き込まれる。ローカルセンスアンプアレイ1426によって、各列のビット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ1444によって、ローカルセンスアンプアレイ1426の保持データの内、アドレス信号が指定する列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ1416は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアンプアレイ1416の保持データは入出力回路1417に出力される。以上で、読み出し動作が完了する。
[0556]
容量素子CS1の充放電によってデータを書き換えるため、DOSRAM1400には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル1445の回路構成が単純であるため、大容量化が容易である。
[0557]
トランジスタMW1はOSトランジスタである。OSトランジスタはオフ電流が極めて小さいため、容量素子CS1から電荷がリークすることを抑えることができる。したがって、DOSRAM1400の保持時間はDRAMに比べて非常に長い。したがってリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。よって、DOSRAM1400は大容量のデータを高頻度で書き換えるメモリ装置、例えば、画像処理に利用されるフレームメモリに好適である。
[0558]
MC−SAアレイ1420が積層構造であることよって、ローカルセンスアンプアレイ1426の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル1445の保持容量を低減することができる。また、ローカルセンスアンプアレイ1426にスイッチアレイ1444を設けることで、長いビット線の本数を減らすことができる。以上の理由から、DOSRAM1400のアクセス時に駆動する負荷が低減され、消費電力を低減することができる。
[0559]
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0560]
(実施の形態7)
本実施の形態では、図26から図29を用いて、本発明の一態様に係る、OSトランジスタ、および容量素子が適用されている半導体装置の一例として、FPGA(フィールドプログラマブルゲートアレイ)について説明する。本実施の形態のFPGAは、コンフィギュレーションメモリ、およびレジスタにOSメモリが適用されている。ここでは、このようなFPGAを「OS−FPGA」と呼ぶ。
[0561]
<<OS−FPGA>>
図26(A)にOS−FPGAの構成例を示す。図26(A)に示すOS−FPGA3110は、マルチコンテキスト構造によるコンテキスト切り替え、細粒度パワーゲーティング、NOFF(ノーマリーオフ)コンピューティングが可能である。OS−FPGA3110は、コントローラ(Controller)3111、ワードドライバ(Word driver)3112、データドライバ(Data driver)3113、プログラマブルエリア(Programmable area)3115を有する。
[0562]
プログラマブルエリア3115は、2個の入出力ブロック(IOB)3117、コア3119を有する。IOB3117は複数のプログラマブル入出力回路を有する。コア3119は、複数のロジックアレイブロック(LAB)3120、複数のスイッチアレイブロック(SAB)3130を有する。LAB3120は複数のPLE3121を有する。図26(B)には、LAB3120を5個のPLE3121で構成する例を示す。図26(C)に示すようにSAB3130はアレイ状に配列された複数のスイッチブロック(SB)3131を有する。LAB3120は自身の入力端子と、SAB3130を介して4(上下左右)方向のLAB3120に接続される。
[0563]
図27(A)乃至図27(C)を参照して、SB3131について説明する。図27(A)に示すSB3131には、data、datab、信号context[1:0]、word[1:0]が入力される。data、databはコンフィギュレーションデータであり、dataとdatabは論理が相補的な関係にある。OS−FPGA3110のコンテキスト数は2であり、信号context[1:0]はコンテキスト選択信号である。信号word[1:0]はワード線選択信号であり、信号word[1:0]が入力される配線がそれぞれワード線である。
[0564]
SB3131は、PRS(プログラマブルルーティングスイッチ)3133[0]、3133[1]を有する。PRS3133[0]、3133[1]は、相補データを格納できるコンフィギュレーションメモリ(CM)を有する。なお、PRS3133[0]とPRS3133[1]とを区別しない場合、PRS3133と呼ぶ。他の要素についても同様である。
[0565]
図27(B)にPRS3133[0]の回路構成例を示す。PRS3133[0]とPRS3133[1]とは同じ回路構成を有する。PRS3133[0]とPRS3133[1]とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号context[0]、word[0]はPRS3133[0]に入力され、信号context[1]、word[1]はPRS3133[1]に入力される。例えば、SB3131において、信号context[0]が“H”になることで、PRS3133[0]がアクティブになる。
[0566]
PRS3133[0]は、CM3135、SiトランジスタM31を有する。SiトランジスタM31は、CM3135により制御されるパストランジスタである。CM3135は、メモリ回路3137、3137Bを有する。メモリ回路3137、3137Bは同じ回路構成である。メモリ回路3137は、容量素子C31、OSトランジスタMO31、MO32を有する。メモリ回路3137Bは、容量素子CB31、OSトランジスタMOB31、MOB32を有する。
[0567]
上記実施の形態に示す半導体装置をSAB3130に用いる場合、OSトランジスタMO31、MOB31としてトランジスタ200を用い、容量素子C31、CB31として容量素子100を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を高集積化させることができる。
[0568]
OSトランジスタMO31、MO32、MOB31、MOB32はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
[0569]
SiトランジスタM31のゲートがノードN31であり、OSトランジスタMO32のゲートがノードN32であり、OSトランジスタMOB32のゲートがノードNB32である。ノードN32、NB32はCM3135の電荷保持ノードである。OSトランジスタMO32はノードN31と信号context[0]用の信号線との間の導通状態を制御する。OSトランジスタMOB32はノードN31と低電位電源線VSSとの間の導通状態を制御する。
[0570]
メモリ回路3137、3137Bが保持するデータは相補的な関係にある。したがって、OSトランジスタMO32またはMOB32の何れか一方が導通する。
[0571]
図27(C)を参照して、PRS3133[0]の動作例を説明する。PRS3133[0]にコンフィギュレーションデータが既に書き込まれており、PRS3133[0]のノードN32は“H”であり、ノードNB32は“L”である。
[0572]
信号context[0]が“L”である間はPRS3133[0]は非アクティブである。この期間に、PRS3133[0]の入力端子が“H”に遷移しても、SiトランジスタM31のゲートは“L”が維持され、PRS3133[0]の出力端子も“L”が維持される。
[0573]
信号context[0]が“H”である間はPRS3133[0]はアクティブである。信号context[0]が“H”に遷移すると、CM3135が記憶するコンフィギュレーションデータによって、SiトランジスタM31のゲートは“H”に遷移する。
[0574]
PRS3133[0]がアクティブである期間に、入力端子が“H”に遷移すると、メモリ回路3137のOSトランジスタMO32がソースフォロアであるために、ブースティングによってSiトランジスタM31のゲート電圧は上昇する。その結果、メモリ回路3137のOSトランジスタMO32は駆動能力を失い、SiトランジスタM31のゲートは浮遊状態となる。
[0575]
マルチコンテキスト機能を備えるPRS3133において、CM3135はマルチプレクサの機能を併せ持つ。
[0576]
図28にPLE3121の構成例を示す。PLE3121はLUT(ルックアップテーブル)ブロック3123、レジスタブロック3124、セレクタ3125、CM3126を有する。LUTブロック3123は、入力inA−inDに従って内部の16ビットCM対の出力をマルチプレクスする構成である。セレクタ3125は、CM3126が格納するコンフィギュレーションに従って、LUTブロック3123の出力またはレジスタブロック3124の出力を選択する。
[0577]
PLE3121は、パワースイッチ3127を介して電圧VDD用の電源線に電気的に接続されている。パワースイッチ3127のオンオフは、CM3128が格納するコンフィギュレーションデータによって設定される。各PLE3121にパワースイッチ3127を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機能により、コンテキストの切り替え後に使用されないPLE3121をパワーゲーティングすることができるので、待機電力を効果的に低減できる。
[0578]
NOFFコンピューティングを実現するため、レジスタブロック3124は、不揮発性レジスタで構成される。PLE3121内の不揮発性レジスタはOSメモリを備えるフリップフロップ(以下[OS−FF]と呼ぶ)である。
[0579]
レジスタブロック3124は、OS−FF3140[1]3140[2]を有する。信号user_res、load、storeがOS−FF3140[1]、3140[2]に入力される。クロック信号CLK1はOS−FF3140[1]に入力され、クロック信号CLK2はOS−FF3140[2]に入力される。図29(A)にOS−FF3140の構成例を示す。
[0580]
OS−FF3140は、FF3141、シャドウレジスタ3142を有する。FF3141は、ノードCK、R、D、Q、QBを有する。ノードCKにはクロック信号が入力される。ノードRには信号user_resが入力される。信号user_resはリセット信号である。ノードDはデータ入力ノードであり、ノードQはデータ出力ノードである。ノードQとノードQBとは論理が相補関係にある。
[0581]
シャドウレジスタ3142は、FF3141のバックアップ回路として機能する。シャドウレジスタ3142は、信号storeに従いノードQ、QBのデータをそれぞれバックアップし、また、信号loadに従い、バックアップしたデータをノードQ、QBに書き戻す。
[0582]
シャドウレジスタ3142は、インバータ回路3188、3189、SiトランジスタM37、MB37、メモリ回路3143、3143Bを有する。メモリ回路3143、3143Bは、PRS3133のメモリ回路3137と同じ回路構成である。メモリ回路3143は容量素子C36、OSトランジスタMO35、MO36を有する。メモリ回路3143Bは容量素子CB36、OSトランジスタMOB35、OSトランジスタMOB36を有する。ノードN36、NB36はOSトランジスタMO36、OSトランジスタMOB36のゲートであり、それぞれ電荷保持ノードである。ノードN37、NB37は、SiトランジスタM37、MB37のゲートである。
[0583]
上記実施の形態に示す半導体装置をLAB3120に用いる場合、OSトランジスタMO35、MOB35としてトランジスタ200を用い、容量素子C36、CB36として容量素子100を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を高集積化させることができる。
[0584]
OSトランジスタMO35、MO36、MOB35、MOB36はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
[0585]
図29(B)を参照して、OS−FF3140の動作方法例を説明する。
[0586]
(バックアップ)
“H”の信号storeがOS−FF3140に入力されると、シャドウレジスタ3142はFF3141のデータをバックアップする。ノードN36は、ノードQのデータが書き込まれることで、“L”となり、ノードNB36は、ノードQBのデータが書き込まれることで、“H”となる。しかる後、パワーゲーティングが実行され、パワースイッチ3127をオフにする。FF3141のノードQ、QBのデータは消失するが、電源オフであっても、シャドウレジスタ3142はバックアップしたデータを保持する。
[0587]
(リカバリ)
パワースイッチ3127をオンにし、PLE3121に電源を供給する。しかる後、“H”の信号loadがOS−FF3140に入力されると、シャドウレジスタ3142はバックアップしているデータをFF3141に書き戻す。ノードN36は“L”であるので、ノードN37は“L”が維持され、ノードNB36は“H”であるので、ノードNB37は“H”となる。よって、ノードQは“H”になり、ノードQBは“L”になる。つまり、OS−FF3140はバックアップ動作時の状態に復帰する。
[0588]
細粒度パワーゲーティングと、OS−FF3140のバックアップ/リカバリ動作とを組み合わせることで、OS−FPGA3110の消費電力を効果的に低減できる。
[0589]
メモリ回路において発生しうるエラーとして放射線の入射によるソフトエラーが挙げられる。ソフトエラーは、メモリやパッケージを構成する材料などから放出されるα線や、宇宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすことにより発生する二次宇宙線中性子などがトランジスタに照射され、電子正孔対が生成されることにより、メモリに保持されたデータが反転するなどの誤作動が生じる現象である。OSトランジスタを用いたOSメモリはソフトエラー耐性が高い。そのため、OSメモリを搭載することで、信頼性の高いOS−FPGA3110を提供することができる。
[0590]
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0591]
(実施の形態8)
本実施の形態では、図30を用いて、上記実施の形態に示す半導体装置を適用した、AIシステムについて説明を行う。
[0592]
図30はAIシステム4041の構成例を示すブロック図である。AIシステム4041は、演算部4010と、制御部4020と、入出力部4030を有する。
[0593]
演算部4010は、アナログ演算回路4011と、DOSRAM4012と、NOSRAM4013と、FPGA4014と、を有する。DOSRAM4012、NOSRAM4013、およびFPGA4014として、上記実施の形態に示す、DOSRAM1400、NOSRAM1600、およびOS−FPGA3110を用いることができる。
[0594]
制御部4020は、CPU(Central Processing Unit)4021と、GPU(Graphics Processing Unit)4022と、PLL(Phase Locked Loop)4023と、SRAM(Static Random Access Memory)4024と、PROM(Programmable Read Only Memory)4025と、メモリコントローラ4026と、電源回路4027と、PMU(Power Management Unit)4028と、を有する。
[0595]
入出力部4030は、外部記憶制御回路4031と、音声コーデック4032と、映像コーデック4033と、汎用入出力モジュール4034と、通信モジュール4035と、を有する。
[0596]
演算部4010は、ニューラルネットワークによる学習または推論を実行することができる。
[0597]
アナログ演算回路4011はA/D(アナログ/デジタル)変換回路、D/A(デジタル/アナログ)変換回路、および積和演算回路を有する。
[0598]
アナログ演算回路4011はOSトランジスタを用いて形成することが好ましい。OSトランジスタを用いたアナログ演算回路4011は、アナログメモリを有し、学習または推論に必要な積和演算を、低消費電力で実行することが可能になる。
[0599]
DOSRAM4012は、OSトランジスタを用いて形成されたDRAMであり、DOSRAM4012は、CPU4021から送られてくるデジタルデータを一時的に格納するメモリである。DOSRAM4012は、OSトランジスタを含むメモリセルと、Siトランジスタを含む読み出し回路部を有する。上記メモリセルと読み出し回路部は、積層された異なる層に設けることができるため、DOSRAM4012は、全体の回路面積を小さくすることができる。
[0600]
ニューラルネットワークを用いた計算は、入力データが1000を超えることがある。上記入力データをSRAMに格納する場合、SRAMは回路面積に制限があり、記憶容量が小さいため、上記入力データを小分けにして格納せざるを得ない。DOSRAM4012は、限られた回路面積でも、メモリセルを高集積に配置することが可能であり、SRAMに比べて記憶容量が大きい。そのため、DOSRAM4012は、上記入力データを効率よく格納することができる。
[0601]
NOSRAM4013はOSトランジスタを用いた不揮発性メモリである。NOSRAM4013は、フラッシュメモリや、ReRAM(Resistive Random Access Memory)、MRAM(Magnetoresistive Random Access Memory)などの他の不揮発性メモリと比べて、データを書き込む際の消費電力が小さい。また、フラッシュメモリやReRAMのように、データを書き込む際に素子が劣化することもなく、データの書き込み可能回数に制限が無い。
[0602]
また、NOSRAM4013は、1ビットの2値データの他に、2ビット以上の多値データを記憶することができる。NOSRAM4013は多値データを記憶することで、1ビット当たりのメモリセル面積を小さくすることができる。
[0603]
また、NOSRAM4013は、デジタルデータの他にアナログデータを記憶することができる。そのため、アナログ演算回路4011は、NOSRAM4013をアナログメモリとして用いることもできる。NOSRAM4013は、アナログデータのまま記憶することができるため、D/A変換回路やA/D変換回路が不要である。そのため、NOSRAM4013は周辺回路の面積を小さくすることができる。なお、本明細書においてアナログデータとは、3ビット(8値)以上分解能を有するデータのことを指す。上述した多値データがアナログデータに含まれる場合もある。
[0604]
ニューラルネットワークの計算に用いられるデータやパラメータは、一旦、NOSRAM4013に格納することができる。上記データやパラメータは、CPU4021を介して、AIシステム4041の外部に設けられたメモリに格納してもよいが、内部に設けられたNOSRAM4013の方が、より高速且つ低消費電力に上記データやパラメータを格納することができる。また、NOSRAM4013は、DOSRAM4012よりもビット線を長くすることができるので、記憶容量を大きくすることができる。
[0605]
FPGA4014は、OSトランジスタを用いたFPGAである。AIシステム4041は、FPGA4014を用いることによって、ハードウェアで後述する、ディープニューラルネットワーク(DNN)、畳み込みニューラルネットワーク(CNN)、再帰型ニューラルネットワーク(RNN)、自己符号化器、深層ボルツマンマシン(DBM)、深層信念ネットワーク(DBN)などの、ニューラルネットワークの接続を構成することができる。上記のニューラルネットワークの接続をハードウェアで構成することで、より高速に実行することができる。
[0606]
FPGA4014はOSトランジスタを有するFPGAである。OS−FPGAは、SRAMで構成されるFPGAよりもメモリの面積を小さくすることができる。そのため、コンテキスト切り替え機能を追加しても面積増加が少ない。また、OS−FPGAはブースティングによりデータやパラメータを高速に伝えることができる。
[0607]
AIシステム4041は、アナログ演算回路4011、DOSRAM4012、NOSRAM4013、およびFPGA4014を1つのダイ(チップ)の上に設けることができる。そのため、AIシステム4041は、高速且つ低消費電力に、ニューラルネットワークの計算を実行することができる。また、アナログ演算回路4011、DOSRAM4012、NOSRAM4013、およびFPGA4014は、同じ製造プロセスで作製することができる。そのため、AIシステム4041は、低コストで作製することができる。
[0608]
なお、演算部4010は、DOSRAM4012、NOSRAM4013、およびFPGA4014を、全て有する必要はない。AIシステム4041が解決したい課題に応じて、DOSRAM4012、NOSRAM4013、およびFPGA4014の一または複数を、選択して設ければよい。
[0609]
AIシステム4041は、解決したい課題に応じて、ディープニューラルネットワーク(DNN)、畳み込みニューラルネットワーク(CNN)、再帰型ニューラルネットワーク(RNN)、自己符号化器、深層ボルツマンマシン(DBM)、深層信念ネットワーク(DBN)などの手法を実行することができる。PROM4025は、これらの手法の少なくとも一つを実行するためのプログラムを保存することができる。また、当該プログラムの一部または全てを、NOSRAM4013に保存してもよい。
[0610]
ライブラリとして存在する既存のプログラムは、GPUの処理を前提としているものが多い。そのため、AIシステム4041はGPU4022を有することが好ましい。AIシステム4041は、学習と推論で用いられる積和演算のうち、律速となる積和演算を演算部4010で実行し、それ以外の積和演算をGPU4022で実行することができる。そうすることで、学習と推論を高速に実行することができる。
[0611]
電源回路4027は、論理回路用の低電源電位を生成するだけではなく、アナログ演算のための電位生成も行う。電源回路4027はOSメモリを用いてもよい。電源回路4027は、基準電位をOSメモリに保存することで、消費電力を下げることができる。
[0612]
PMU4028は、AIシステム4041の電力供給を一時的にオフにする機能を有する。
[0613]
CPU4021およびGPU4022は、レジスタとしてOSメモリを有することが好ましい。CPU4021およびGPU4022はOSメモリを有することで、電力供給がオフになっても、OSメモリ中にデータ(論理値)を保持し続けることができる。その結果、AIシステム4041は、電力を節約することができる。
[0614]
PLL4023は、クロックを生成する機能を有する。AIシステム4041は、PLL4023が生成したクロックを基準に動作を行う。PLL4023はOSメモリを有することが好ましい。PLL4023はOSメモリを有することで、クロックの発振周期を制御するアナログ電位を保持することができる。
[0615]
AIシステム4041は、DRAMなどの外部メモリにデータを保存してもよい。そのため、AIシステム4041は、外部のDRAMとのインターフェースとして機能するメモリコントローラ4026を有することが好ましい。また、メモリコントローラ4026は、CPU4021またはGPU4022の近くに配置することが好ましい。そうすることで、データのやり取りを高速に行うことができる。
[0616]
制御部4020に示す回路の一部または全ては、演算部4010と同じダイの上に形成することができる。そうすることで、AIシステム4041は、高速且つ低消費電力に、ニューラルネットワークの計算を実行することができる。
[0617]
ニューラルネットワークの計算に用いられるデータは外部記憶装置(HDD(Hard Disk Drive)、SSD(Solid State Drive)など)に保存される場合が多い。そのため、AIシステム4041は、外部記憶装置とのインターフェースとして機能する外部記憶制御回路4031を有することが好ましい。
[0618]
ニューラルネットワークを用いた学習と推論は、音声や映像を扱うことが多いので、AIシステム4041は音声コーデック4032および映像コーデック4033を有する。音声コーデック4032は、音声データのエンコード(符号化)およびデコード(復号)を行い、映像コーデック4033は、映像データのエンコードおよびデコードを行う。
[0619]
AIシステム4041は、外部センサから得られたデータを用いて学習または推論を行うことができる。そのため、AIシステム4041は汎用入出力モジュール4034を有する。汎用入出力モジュール4034は、例えば、USB(Universal Serial Bus)やI2C(Inter−Integrated Circuit)などを含む。
[0620]
AIシステム4041は、インターネットを経由して得られたデータを用いて学習または推論を行うことができる。そのため、AIシステム4041は、通信モジュール4035を有することが好ましい。
[0621]
アナログ演算回路4011は、多値のフラッシュメモリをアナログメモリとして用いてもよい。しかし、フラッシュメモリは書き換え可能回数に制限がある。また、多値のフラッシュメモリは、エンベディッドで形成する(演算回路とメモリを同じダイの上に形成する)ことが非常に難しい。
[0622]
また、アナログ演算回路4011は、ReRAMをアナログメモリとして用いてもよい。しかし、ReRAMは書き換え可能回数に制限があり、記憶精度の点でも問題がある。さらに、2端子でなる素子であるため、データの書き込みと読み出しを分ける回路設計が複雑になる。
[0623]
また、アナログ演算回路4011は、MRAMをアナログメモリとして用いてもよい。しかし、MRAMは抵抗変化率が低く、記憶精度の点で問題がある。
[0624]
以上を鑑み、アナログ演算回路4011は、OSメモリをアナログメモリとして用いることが好ましい。
[0625]
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0626]
(実施の形態9)
<AIシステムの応用例>
本実施の形態では、上記実施の形態に示すAIシステムの応用例について図31を用いて説明を行う。
[0627]
図31(A)は、図30で説明したAIシステム4041を並列に配置し、バス線を介してシステム間での信号の送受信を可能にした、AIシステム4041Aである。
[0628]
図31(A)に図示するAIシステム4041Aは、複数のAIシステム4041_1乃至AIシステム4041_n(nは自然数)を有する。AIシステム4041_1乃至AIシステム4041_nは、バス線4098を介して互いに接続されている。
[0629]
また図31(B)は、図30で説明したAIシステム4041を図31(A)と同様に並列に配置し、ネットワークを介してシステム間での信号の送受信を可能にした、AIシステム4041Bである。
[0630]
図31(B)に図示するAIシステム4041Bは、複数のAIシステム4041_1乃至AIシステム4041_nを有する。AIシステム4041_1乃至AIシステム4041_nは、ネットワーク4099を介して互いに接続されている。
[0631]
ネットワーク4099は、AIシステム4041_1乃至AIシステム4041_nのそれぞれに通信モジュールを設け、無線または有線による通信を行う構成とすればよい。通信モジュールは、アンテナを介して通信を行うことができる。例えばWorld Wide Web(WWW)の基盤であるインターネット、イントラネット、エクストラネット、PAN(Personal Area Network)、LAN(Local Area Network)、CAN(Campus Area Network)、MAN(Metropolitan Area Network)、WAN(Wide Area Network)、GAN(Global Area Network)等のコンピュータネットワークに各電子装置を接続させ、通信を行うことができる。無線通信を行う場合、通信プロトコル又は通信技術として、LTE(Long Term Evolution)、GSM(Global System for Mobile Communication:登録商標)、EDGE(Enhanced Data Rates for GSM Evolution)、CDMA2000(Code Division Multiple Access 2000)、W−CDMA(登録商標)などの通信規格、またはWi−Fi(登録商標)、Bluetooth(登録商標)、ZigBee(登録商標)等のIEEEにより通信規格化された仕様を用いることができる。
[0632]
図31(A)、(B)の構成とすることで、外部のセンサ等で得られたアナログ信号を別々のAIシステムで処理することができる。例えば、生体情報のように、脳波、脈拍、血圧、体温等といった情報を脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサで取得し、別々のAIシステムでアナログ信号を処理することができる。別々のAIシステムのそれぞれで信号の処理、または学習を行うことで一つのAIシステムあたりの情報処理量を少なくできる。そのため、より少ない演算量で信号の処理、または学習を行うことができる。その結果、認識精度を高めることができる。それぞれのAIシステムで得られた情報から、複雑に変化する生体情報の変化を瞬時に統合的に把握することができるといったことが期待できる。
[0633]
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0634]
(実施の形態10)
本実施の形態は、上記実施の形態に示すAIシステムが組み込まれたICの一例を示す。
[0635]
上記実施の形態に示すAIシステムは、CPU等のSiトランジスタでなるデジタル処理回路と、OSトランジスタを用いたアナログ演算回路、OS−FPGAおよびDOSRAM、NOSRAM等のOSメモリを、1のダイに集積することができる。
[0636]
図32に、AIシステムを組み込んだICの一例を示す。図32に示すAIシステムIC7000は、リード7001及び回路部7003を有する。AIシステムIC7000は、例えばプリント基板7002に実装される。このようなICチップが複数組み合わされて、それぞれがプリント基板7002上で電気的に接続されることで電子部品が実装された基板(実装基板7004)が完成する。回路部7003には、上記実施の形態で示した各種の回路が1のダイに設けられている。回路部7003は、先の実施の形態に示すように、積層構造をもち、Siトランジスタ層7031、配線層7032、OSトランジスタ層7033に大別される。OSトランジスタ層7033をSiトランジスタ層7031に積層して設けることができるため、AIシステムIC7000の小型化が容易である。
[0637]
図32では、AIシステムIC7000のパッケージにQFP(Quad Flat Package)を適用しているが、パッケージの態様はこれに限定されない。
[0638]
CPU等のデジタル処理回路と、OSトランジスタを用いたアナログ演算回路、OS−FPGAおよびDOSRAM、NOSRAM等のOSメモリは、全て、Siトランジスタ層7031、配線層7032およびOSトランジスタ層7033に形成することができる。すなわち、上記AIシステムを構成する素子は、同一の製造プロセスで形成することが可能である。そのため、本実施の形態に示すICは、構成する素子が増えても製造プロセスを増やす必要がなく、上記AIシステムを低コストで組み込むことができる。
[0639]
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0640]
(実施の形態11)
図33(A)に、本発明の一態様を適用した電子機器の一例であるコミュニケーションロボット2200を示す。コミュニケーションロボット2200は、演算装置2201、接触センサ2202、マイクロフォン2203、カメラ2204、スピーカ2205、ディスプレイ2206、およびバッテリー2207を有する。
[0641]
コミュニケーションロボット2200において、演算装置2201に本発明の一態様を適用することができる。また、コミュニケーションロボット2200は、演算装置2201において、出荷時に搭載された言語ライブラリおよび各種センサによるセンシング結果等を処理することにより、使用者と会話をすることが可能である。また、コミュニケーションロボット2200は、使用者の顔や表情を認識することが可能である。
[0642]
ディスプレイ2206は、種々の情報を表示する機能を有する。コミュニケーションロボット2200は、使用者の望みの情報をディスプレイ2206に表示することが可能である。なお、ディスプレイ2206は、タッチパネルを搭載していてもよい。また、コミュニケーションロボット2200は、電話機能を有していてもよい。
[0643]
図33(B)に、本発明の一態様を適応した電子機器の一例である犬型ロボット2210を示す。犬型ロボット2210は、演算装置2211、前部カメラ2212、側部カメラ2213、接触センサ2214、マイクロフォン2215、スピーカ2216、脚部2217およびバッテリー2218を有する。
[0644]
犬型ロボット2210において、演算装置2211に本発明の一態様を適用することができる。また、犬型ロボット2211は、演算装置2211において、ネットワーク上の地図情報、各種センサによるセンシング結果等を処理することにより、脚部2217を動かして自動走行を行うことや、使用者の安全の確保のために警告を発することが可能である。例えば、犬型ロボット2210と使用者とが共に道路を歩いているとき、使用者が赤信号を渡ろうとしている場合等に、スピーカ2216等を使用して警告を発することが可能である。
[0645]
また、犬型ロボット2211は、前部カメラ2212、側部カメラ2213を用いて周囲の状況を認識することが可能である。例えば、ロボット2210を設置した家屋に不審者が侵入してきた場合に、スピーカ2216を用いて大音量で周囲に警告を発する、または、緊急通報を行う機能を有していてもよい。なお、図33(B)においては、犬型ロボット2211としたが、これに限定されず、人型、猫型、鳥型など様々な型式のロボットとしてもよい。
[0646]
図33(C)(D)に、本発明の一態様を適応した電子機器の一例である自動車型ロボット2220を示す。自動車型ロボット2220は、演算装置2221、前部カメラ2222、側部カメラ2223、スピーカ2224、ディスプレイ2225、タイヤ2226、アーム2227、バッテリー2228を有する。
[0647]
自動車型ロボット2220は、タイヤ2226を動作させることにより移動することが可能である。また、自動車型ロボット2220において、演算装置2221に本発明の一態様を適用することができる。また、自動車型ロボット2220は、演算装置2221において、前部カメラ2222および側部カメラ2223により取得した画像に対して、画像認識を行い、周囲の状況を把握しながら移動することが可能である。例えば、図33(C)に示すように、自動車型ロボット2220は、障害物2229を避けて走行することや(矢印2230を参照)、使用者の顔を認識して使用者の方向に向かって行ったりすること等が可能である。
[0648]
また、自動車型ロボット2220は、図33(C)に示すように、アーム2227を操作して障害物2229を持ち上げて移動することが可能である。また、この機能と、スピーカ2224、およびディスプレイ2225を用いて使用者とゲームをすることも可能である。
[0649]
また、自動車型ロボット2220は、スマートフォンなどの携帯情報端末と接続されていてもよい。例えば、使用者が携帯情報端末上で操作することにより、自動車型ロボット2220をコントロールする機能を有していてもよい。
実施例 1
[0650]
本実施例では、基板上に成膜した絶縁体903に対し、酸素導入処理を行った後、TDS測定を行った結果について説明する。なお、本実施例においては、試料1A、試料1B、試料1C、試料1D、および試料1Eを作製した。
[0651]
<各試料の構成と作製方法>
図34(A)に、各試料の積層構造を示す。試試料1A、試料1B、試料1C、試料1D、および試料1Eは、それぞれ、基板900と、基板900上の絶縁体901と、絶縁体901上の絶縁体902と、絶縁体902上の絶縁体903と、を有する。なお、絶縁体902は、絶縁体903から絶縁体901、および基板900への過剰酸素の拡散を抑制するため、酸素の拡散を抑制する機能を有する絶縁体を用いた。また、絶縁体903には、過剰酸素領域を形成することができる酸化物を用いた。
[0652]
試料1A、および試料1Bは、絶縁体903上に、酸素を含む雰囲気下でスパッタリング法を用いて酸化アルミニウム(AlOx)を成膜することで、絶縁体903に過剰酸素領域を形成した。一方、試料1C、試料1D、および試料1Eには、イオン注入法を用いて酸素イオンを注入することより、絶縁体903に過剰酸素領域を形成した。その後、酸素を含まない雰囲気下で、スパッタリング法を用いて酸化アルミニウム(AlOx)を成膜した。
[0653]
次に、各試料の作製方法について、説明する。
[0654]
まず、試料1A乃至試料1Eにおいて、基板900として、シリコンウエハを用意した。次に、基板900上に、絶縁体901として、熱酸化法によって、酸化シリコン膜を100nmの膜厚で成膜した。
[0655]
続いて、試料1A乃至試料1Eにおいて、窒素雰囲気下で600℃、1時間の加熱処理を行った。
[0656]
次に、絶縁体901上に、酸素の拡散を抑制する機能を有する絶縁体902として、ALD法により、酸化アルミニウムを10nm成膜した。成膜条件は、成膜温度を250℃とし、TMA(トリメチルアルミニウム:(CH Al)と、オゾンと、を用いて成膜した。
[0657]
続いて、絶縁体902上に、絶縁体903として、プラズマCVD法を用いて、100nmの酸化窒化シリコン膜を形成した。成膜ガスは、流量5sccmのシラン(SiH )、および流量1000sccmの一酸化二窒素(N O)を用いた。また、反応室の圧力を133.3Paとし、基板表度を325℃、45W(13.56MHz)の高周波(RF)電力を印加することで成膜した。
[0658]
ここで、試料1C乃至試料1Eに対し、イオン注入法により絶縁体903に、直接酸素イオンを注入した。酸素( 16O)イオンの注入条件は、チルト0°、ツイスト0°に設定し、加速電圧10kVとした。
[0659]
なお、試料1Cは、ドーズを5.0×10 14cm −2とした。なお、試料1Dは、ドーズを2.0×10 15cm −2とした。なお、試料1Eは、ドーズを2.0×10 16cm −2とした。
[0660]
続いて、試料1A乃至試料1Cに対し、スパッタリング装置を用いて、絶縁体903上に酸化アルミニウム膜を40nmの膜厚で、成膜した。なお、酸化アルミニウム膜は、酸化アルミニウムのターゲットを用い、酸素(O )ガスとアルゴンガス(Ar)との混合雰囲気下にて、成膜温度250℃、圧力0.4Pa、ターゲットと基板との間の距離を60mm、2.5kWの電源電力(RF)を印加し、成膜した。その後、85℃のリン酸と硝酸と酢酸を混合した混合溶液(混酸アルミ液ともいう。)を用いて、当該酸化アルミニウム膜を除去した。
[0661]
なお、試料1Aは、酸素(O )ガス流量を2sccm、アルゴン(Ar)ガス流量を48sccmとした。試料1Aは、酸素(O )ガス流量を25sccm、アルゴン(Ar)ガス流量を25sccmとした。一方、試料1C乃至試料1Eは、アルゴン(Ar)ガス流量を50sccmとした。
[0662]
以上の工程により、本実施例の試料1A乃至試料1Eを作製した。なお、下表に、試料1A乃至試料1Eにおける酸素導入処理の条件を示した。
[0663]
[表1]


[0664]
<各試料のTDSの測定結果>
各試料において、絶縁体903が有する酸素量を測定した。なお、測定方法は、絶縁体903に対し、TDS分析を行なった。また、当該TDS分析においては、酸素分子に相当する質量電荷比m/z=32の放出量を測定した。TDS分析装置は、電子科学社製WA1000Sを用い、昇温レートは30℃/minとした。
[0665]
図34(B)は、各試料の酸素分子(O )の放出量[個/cm ]を示す。図34(B)に示すように、酸素導入処理を行った試料1A乃至試料1Eにおいて、絶縁体903は、酸素の放出が確認できた。つまり、絶縁体903に、酸素導入処理を行うことで、絶縁体903に、過剰酸素領域が形成されることがわかった。
[0666]
試料1A、および試料1Bにおける結果より、スパッタリング法を用いて酸化物を成膜する場合、成膜時の酸素流量を調整することで、絶縁体903が有する過剰酸素量を調節できることがわかった。
[0667]
試料1C乃至試料1Eにおける結果より、イオン注入法を用いて過剰酸素領域を設ける場合、ドーズ量を調整することで、絶縁体903が有する過剰酸素量を調節できることがわかった。
[0668]
以上、本実施例に示す構成は、他の実施例または他の実施の形態と適宜組み合わせて用いることができる。
実施例 2
[0669]
本実施例では、試料2A乃至試料2Eとして、本発明の一態様である図1に記載のトランジスタ200を有する半導体装置を作製し、トランジスタ200の電気特性および信頼性試験を行った。
[0670]
<各試料の構成と作製方法>
トランジスタ200のチャネル長は0.31μm、チャネル幅は0.25μmとした。また、試料2A乃至試料2Eは、同一工程にて、複数個のトランジスタ200を形成した。なお、トランジスタの密度は0.147個/μm とした。
[0671]
また、絶縁体220、絶縁体222、および絶縁体224として、酸化窒化シリコン膜、酸化ハフニウム膜、および酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、CVD法によって10nmの膜厚で成膜し、酸化ハフニウム膜は、ALD法によって20nmの膜厚で成膜し、酸化窒化シリコン膜は、CVD法によって、30nmの膜厚で成膜した。
[0672]
酸化物230a、酸化物230b、および酸化物230cとして、スパッタリング法によって、In−Ga−Zn酸化物を成膜した。酸化物230aは、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて、5nm成膜した。酸化物230bは、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて、15nm成膜した。酸化物230cは、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて、5nm成膜した。
[0673]
絶縁体250として、酸化シリコン膜を、CVD法によって10nmの膜厚で成膜した。
[0674]
絶縁体273は、酸化アルミニウム膜を、20nmの膜厚で成膜した。
[0675]
絶縁体280は、CVD法によって、酸化窒化シリコン膜を470nmの膜厚で成膜した。次に、CMP処理を行ない、酸化窒化シリコン膜を研磨し、酸化窒化シリコン膜の表面を平坦化することで、トランジスタ200上の絶縁体280が、100nmの膜厚となるように、形成した。
[0676]
絶縁体282は、絶縁体280上に、スパッタリング法によって、酸化アルミニウム膜を40nm成膜した。
[0677]
なお、試料2A、および試料2Bは、絶縁体280上の絶縁体282を、酸素を含む雰囲気下にて、スパッタリング法を用いた酸化アルミニウム(AlOx)を成膜した。一方、試料2C、試料2D、および試料2Eには、イオン注入法を用いて酸素イオンを注入することより、絶縁体280に過剰酸素領域を形成し、絶縁体280上の絶縁体282は、アルゴン雰囲気下にて、スパッタリング法を用いた酸化アルミニウム(AlOx)を成膜した。
[0678]
以上の工程より、試料2A乃至試料2Eを作製した。なお、下表に、試料2A乃至試料2Eにおける酸素導入処理の条件を示した。
[0679]
[表1]


[0680]
<トランジスタの電気特性>
次に、試料2A乃至試料2Eの電気特性として、Id−Vg特性を測定した。
[0681]
なお、Id−Vg特性の測定では、トランジスタ200の第1のゲート電極として機能する導電体260に印加する電位(以下、ゲート電位(Vg)ともいう)を、第1の値から第2の値まで変化させたときの、ソース電極として機能する導電体240sとドレイン電極として機能する導電体240dとの間の電流(以下、ドレイン電流(Id)ともいう)の変化を測定する。
[0682]
ここでは、導電体240sに印加する電位(以下、ソース電位Vsともいう)と導電体240dに印加する電位(以下、ドレイン電位Vdともいう)との差である電圧(以下、ドレイン電圧ともいう)を+0.1V、または+3.3Vとし、ソース電位とゲート電位と差である電圧(以下、ゲート電圧ともいう)を−3.3Vから+3.3Vまで変化させたときのドレイン電流(Id)の変化を測定した。
[0683]
また、トランジスタの信頼性を調べるために、試料2A乃至試料2Eに対し、GBT(Gate Bias Temperature)ストレス試験を行った。GBTストレス試験は信頼性試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、評価することができる。
[0684]
GBTストレス試験では、トランジスタが形成されている基板を一定の温度に維持し、トランジスタのソース電位とドレイン電位を同電位とし、第1のゲート電位にはソース電位及びドレイン電位とは異なる電位を一定時間与える。本実施例では、試料2A乃至試料2Eが形成されている基板の温度を125度に1時間維持することで、加速試験とした。なお、トランジスタのソース電位とドレイン電位を0.00Vとし、第1のゲート電位を+3.63Vとした。なお、バックゲート電位は、0.00Vに設定した。
[0685]
はじめに、試料2A乃至試料2Eに対し、Id−Vg特性の初期特性を測定した。続いて、GBTストレス試験において、任意の時間が経過した際に、初期特性の測定と同じ条件で、Id−Vg特性を測定した。
[0686]
本実施例では、0sec経過後、100sec経過後、300sec経過後、600sec経過後、1000sec経過後、1800sec経過後、および3600sec経過後の7回行った。その結果を図35に示す。なお、0sec経過後の結果を黒の実線、3600sec経過後の結果を黒の破線とし、0secと3600secとの間の結果を灰色の実線で示した。
[0687]
また、トランジスタの電気特性の変動量の指標として、トランジスタのしきい値電圧(以下、Vshともいう)の経時変化(以下、ΔVshともいう)を用いた。なお、Vshとは、Id−Vg特性において、Id=1.0×10 −12[A]の時のVgの値と定義する。例えば、ΔVshは、例えば、ストレス開始時のVshが+0.50Vであり、ストレス100sec経過時のVshが、−0.55Vであったとすると、ストレス100sec経過時のΔVshは、−1.05Vとなる。
[0688]
GBTストレス試験前後におけるΔVshのストレス時間依存性を、図35に示す。
[0689]
図35より、試料2Dのトランジスタのしきい値電圧の変化量(ΔVsh)が小さいことがわかった。つまり、試料2Dの信頼性は、他の試料よりも、優れていることがわかった。また、試料2Cのトランジスタは、特性不良であり、測定不可であった。試料2A、試料2B、試料2Eは時間が経過するとともに、電気特性の変動が大きいことがわかった。
[0690]
ここで、実施例1の結果より、絶縁体280が有する過剰酸素量は、試料2C、試料2D、試料2A、試料2B、試料2Eの順で多くなると推測できる。
[0691]
以上より、酸化物半導体を用いたトランジスタは、酸素欠損を有すると、ノーマリーオフ特性が得られないことがわかった。一方、過剰酸素量が、適量以上である場合、信頼性が低下することがわかった。従って、適切な過剰酸素を供給することで良好な電気特性と、優れた信頼性を有するトランジスタを提供できることが確認できた。
[0692]
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

符号の説明

[0693]
200:トランジスタ、203:導電体、205:導電体、210:絶縁体、212:絶縁体、214:絶縁体、216:絶縁体、220:絶縁体、222:絶縁体、224:絶縁体、230:酸化物、230a:酸化物、230a1:酸化物、230a2:酸化物、230A:酸化膜、230b:酸化物、230B:酸化膜、230c:酸化物、230C:酸化膜、234:領域、240:導電体、240d:導電体、240s:導電体、241A:膜、242:領域、242d:領域、242s:領域、250:絶縁体、250A:絶縁膜、252:金属酸化物、252A:金属酸化膜、260:導電体、260a:導電体、260A:導電膜、260b:導電体、260B:導電膜、260c:導電体、270:絶縁体、270A:絶縁膜、271:絶縁体、271A:絶縁膜、273:絶縁体、273A:絶縁膜、273h:開口部、275:絶縁体、275A:絶縁膜、276:絶縁体、276s:絶縁体、276d:絶縁体、280:絶縁体、282:絶縁体、283:絶縁体、284:絶縁体

請求の範囲

[請求項1]
 第1の絶縁体を形成し、
 前記第1の絶縁体上に第2の絶縁体を形成し、
 前記第2の絶縁体上に島状の酸化物を形成し、
 前記酸化物上に、第3の絶縁体と導電体の積層体を形成し、
 前記酸化物、および前記積層体上に金属元素を有する膜を形成することにより、前記酸化物を選択的に低抵抗化し、
 前記第2の絶縁体と、前記酸化物と、および前記積層体上に第4の絶縁体を形成した後、前記第4の絶縁体に、第2の絶縁体を露出する開口部を形成し、
 前記第2の絶縁体、および前記第4の絶縁体上に、第5の絶縁体を形成し、
 前記第5の絶縁体に対して、酸素導入処理を行うことを特徴とする半導体装置の作製方法。
[請求項2]
 請求項1において、
 前記酸素導入処理は、イオン注入法により行われることを特徴とする半導体装置の作製方法。
[請求項3]
 請求項1または2において、
 前記酸素導入処理は、前記第5の絶縁体上に、酸素ガスを用いたスパッタリング法により、第6の絶縁体を成膜することにより行われることを特徴とする半導体装置の作製方法。
[請求項4]
 請求項3において、
 前記第6の絶縁体は、酸素の拡散を抑制する機能を有することを特徴とする半導体装置の作製方法。
[請求項5]
 請求項1乃至4のいずれか一において、
 前記第1の絶縁体は、酸素の拡散を抑制する機能を有することを特徴とする半導体装置の作製方法。
[請求項6]
 請求項1乃至5のいずれか一において、
 前記金属元素を有する膜を除去した後、前記第4の絶縁体を形成することを特徴とする半導体装置の作製方法。
[請求項7]
 請求項1乃至6のいずれか一において、
 前記金属元素は、アルミニウム、ルテニウム、チタン、タンタル、クロム、およびタングステンの少なくとも一であることを特徴とする半導体装置の作製方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29]

[ 図 30]

[ 図 31]

[ 図 32]

[ 図 33]

[ 図 34]

[ 図 35]