このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019048982) 演算装置および電子機器
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/048982 国際出願番号: PCT/IB2018/056531
国際公開日: 14.03.2019 国際出願日: 28.08.2018
IPC:
G06F 1/32 (2006.01) ,G06G 7/60 (2006.01) ,H01L 21/8242 (2006.01) ,H01L 27/108 (2006.01) ,H01L 29/786 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
1
グループ3/00~13/00および21/00に包含されないデータ処理装置の細部
26
電力供給手段,例.電源の安定化
32
電力節約のための手段
G 物理学
06
計算;計数
G
アナログ計算機
7
計算動作が電気的または磁気的量を変化させることにより行われる装置
48
特定のプロセス,システムまたは装置のためのアナログ計算機,例.シミュレータ
60
生体のためのもの,例.神経系統用
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8239
メモリ構造
8242
ダイナミックランダムアクセスメモリ構造(DRAM)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
105
電界効果構成部品を含むもの
108
ダイナミックランダムアクセスメモリ構造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 神奈川県厚木市長谷398 398, Hase, Atsugi-shi, Kanagawa 2430036, JP
発明者:
石津貴彦 ISHIZU, Takahiko; JP
池田隆之 IKEDA, Takayuki; JP
磯部敦生 ISOBE, Atsuo; JP
宮口厚 MIYAGUCHI, Atsushi; JP
山崎舜平 YAMAZAKI, Shunpei; JP
優先権情報:
2017-17150906.09.2017JP
2017-17151106.09.2017JP
2017-17152406.09.2017JP
発明の名称: (EN) COMPUTATION DEVICE AND ELECTRONIC EQUIPMENT
(FR) DISPOSITIF DE CALCUL ET ÉQUIPEMENT ÉLECTRONIQUE
(JA) 演算装置および電子機器
要約:
(EN) The purpose of the present invention is to provide a computation device and electronic equipment that consume little power. The purpose of the present invention is to provide a computation device and electronic equipment capable of high-speed operation. The purpose of the present invention is to provide a computation device and electronic equipment in which heat generation can be suppressed. The computation device has a first computation unit and a second computation unit. The first computation unit has a first CPU core and a second CPU core. The second computation unit has a first GPU core and a second GPU core. Each CPU core has a power gating function, and has a first data holding circuit connected to a flip flop. The first GPU core has a second data holding circuit capable of holding an analog value and reading out the analog value as two or more bits of digital data. The second GPU core has a third data holding circuit capable of holding a digital value and reading out the digital value as one bit of digital data. The first through third holding circuits each have a capacitor element and a transistor that has an oxide semiconductor.
(FR) La présente invention a pour objet de fournir un dispositif de calcul et un équipement électronique qui consomment peu d'énergie. La présente invention a pour objet de fournir un dispositif de calcul et un équipement électronique pouvant fonctionner à grande vitesse. La présente invention a pour objet de fournir un dispositif de calcul et un équipement électronique dans lesquels la génération de chaleur peut être supprimée. Le dispositif de calcul comprend une première unité de calcul et une seconde unité de calcul. La première unité de calcul comprend un premier cœur de CPU et un second cœur de CPU. La seconde unité de calcul comprend un premier cœur de GPU et un second cœur de GPU. Chaque cœur de CPU a une fonction de portillonnage de puissance, et a un premier circuit de maintien de données connecté à une bascule bistable. Le premier cœur de GPU a un second circuit de maintien de données capable de maintenir une valeur analogique et de lire la valeur analogique sous la forme d'au moins deux bits de données numériques. Le second cœur de GPU a un troisième circuit de maintien de données capable de maintenir une valeur numérique et de lire la valeur numérique en tant que bit de données numériques. Les premier à troisième circuits de maintien comprennent chacun un élément de condensateur et un transistor qui a un semi-conducteur d'oxyde.
(JA) 要約書 消費電力の小さい演算装置および電子機器を提供すること。高速動作が可能な演算装置および電子機器 を提供すること。発熱の抑制が可能な演算装置および電子機器を提供すること。 演算装置は、第1の演算部と、第2の演算部と、を有する。第1の演算部は、第1のCPUコアと、第2のCPU コアと、を有する。第2の演算部は、第1のGPUコアと、第2のGPUコアと、を有する。CPUコアは、パワー ゲーティング機能を有し、フリップフロップに接続されている第1のデータ保持回路を有する。第1のGPUコ アは、アナログ値を保持し、2ビット以上のデジタルデータとして読み出すことができる第2のデータ保持回 路を有する。第2のGPUコアは、デジタル値を保持し、1ビットのデジタルデータとして読み出すことができる 第3のデータ保持回路を有する。第1乃至第3のデータ保持回路は、それぞれ酸化物半導体を有するトラン ジスタおよび容量素子を有する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)