このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019044103) 撮像素子、積層型撮像素子及び固体撮像装置
Document

明 細 書

発明の名称 撮像素子、積層型撮像素子及び固体撮像装置

技術分野

0001  

背景技術

0002   0003   0004   0005  

先行技術文献

特許文献

0006  

発明の概要

発明が解決しようとする課題

0007   0008  

課題を解決するための手段

0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024  

発明の効果

0025  

図面の簡単な説明

0026  

発明を実施するための形態

0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073  

実施例 1

0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124  

実施例 2

0125   0126   0127   0128  

実施例 3

0129   0130  

実施例 4

0131  

実施例 5

0132   0133   0134   0135   0136  

実施例 6

0137   0138   0139  

実施例 7

0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165  

実施例 8

0166   0167  

実施例 9

0168   0169   0170   0171   0172  

実施例 10

0173   0174   0175   0176   0177  

実施例 11

0178   0179   0180   0181   0182   0183   0184   0185  

実施例 12

0186   0187   0188   0189   0190   0191   0192   0193   0194   0195   0196   0197   0198   0199   0200   0201   0202   0203   0204   0205   0206   0207   0208   0209   0210   0211   0212   0213   0214   0215   0216   0217   0218   0219   0220   0221   0222   0223   0224   0225   0226   0227   0228   0229   0230   0231   0232   0233   0234   0235   0236   0237   0238   0239   0240   0241   0242   0243   0244   0245   0246   0247   0248   0249   0250   0251   0252   0253   0254   0255   0256   0257   0258   0259   0260   0261   0262   0263   0264   0265   0266   0267   0268   0269   0270   0271   0272   0273   0274   0275   0276   0277   0278   0279   0280   0281   0282   0283   0284   0285   0286   0287   0288   0289   0290   0291   0292   0293   0294   0295   0296   0297   0298   0299   0300   0301   0302   0303   0304   0305   0306   0307   0308   0309   0310   0311   0312   0313   0314   0315   0316   0317   0318  

符号の説明

0319  

請求の範囲

1   2   3   4   5   6  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32   33   34   35   36   37   38   39   40   41   42   43   44   45   46   47   48   49   50   51   52   53   54   55   56   57   58   59   60   61   62   63   64   65   66   67   68   69   70   71   72   73   74   75   76   77   78   79   80   81   82   83   84   85   86   87   88   89   90   91   92   93   94   95   96   97   98   99   100   101   102   103   104   105   106   107  

明 細 書

発明の名称 : 撮像素子、積層型撮像素子及び固体撮像装置

技術分野

[0001]
 本開示は、撮像素子、積層型撮像素子及び固体撮像装置に関する。

背景技術

[0002]
 光電変換層に有機半導体材料を用いる撮像素子は、特定の色(波長帯)を光電変換することが可能である。そして、このような特徴を有するが故に、固体撮像装置における撮像素子として用いる場合、オンチップ・カラーフィルタ(OCCF)と撮像素子との組合せから副画素が成り、副画素が2次元配列されている、従来の固体撮像装置では不可能な、副画素を積層した構造(積層型撮像素子)を得ることが可能である(例えば、特開2011-138927参照)。また、デモザイク処理を必要としないことから、偽色が発生しないといった利点がある。尚、以下の説明において、半導体基板の上あるいは上方に設けられた光電変換部を備えた撮像素子を、便宜上、『第1タイプの撮像素子』と呼び、第1タイプの撮像素子を構成する光電変換部を、便宜上、『第1タイプの光電変換部』と呼び、半導体基板内に設けられた撮像素子を、便宜上、『第2タイプの撮像素子』と呼び、第2タイプの撮像素子を構成する光電変換部を、便宜上、『第2タイプの光電変換部』と呼ぶ場合がある。
[0003]
 図60に従来の積層型撮像素子(積層型固体撮像装置)の構造例を示す。図60に示す例では、半導体基板370内に、第2タイプの撮像素子である第3撮像素子330及び第2撮像素子320を構成する第2タイプの光電変換部である第3光電変換部331及び第2光電変換部321が積層され、形成されている。また、半導体基板370の上方(具体的には、第2撮像素子320の上方)には、第1タイプの光電変換部である第1光電変換部311が配置されている。ここで、第1光電変換部311は、第1電極311、有機材料から成る光電変換層315、第2電極316を備えており、第1タイプの撮像素子である第1撮像素子310を構成する。第2光電変換部321及び第3光電変換部331においては、吸収係数の違いにより、それぞれ、例えば、青色及び赤色の光が光電変換される。また、第1光電変換部311においては、例えば、緑色の光が光電変換される。
[0004]
 第2光電変換部321及び第3光電変換部331において光電変換によって生成した電荷は、これらの第2光電変換部321及び第3光電変換部331に一旦蓄積された後、それぞれ、縦型トランジスタ(ゲート部322を図示する)と転送トランジスタ(ゲート部332を図示する)によって第2浮遊拡散層(Floating Diffusion)FD 2及び第3浮遊拡散層FD 3に転送され、更に、外部の読み出し回路(図示せず)に出力される。これらのトランジスタ及び浮遊拡散層FD 2,FD 3も半導体基板370に形成されている。
[0005]
 第1光電変換部311において光電変換によって生成した電荷は、コンタクトホール部361、配線層362を介して、半導体基板370に形成された第1浮遊拡散層FD 1に蓄積される。また、第1光電変換部311は、コンタクトホール部361、配線層362を介して、電荷量を電圧に変換する増幅トランジスタのゲート部318にも接続されている。そして、第1浮遊拡散層FD 1は、リセット・トランジスタ(ゲート部317を図示する)の一部を構成している。尚、参照番号371は素子分離領域であり、参照番号372は半導体基板370の表面に形成された酸化膜であり、参照番号376,381は層間絶縁層であり、参照番号383は保護層であり、参照番号390はオンチップ・マイクロ・レンズである。

先行技術文献

特許文献

[0006]
特許文献1 : 特開2011-138927

発明の概要

発明が解決しようとする課題

[0007]
 ところで、第2光電変換部321及び第3光電変換部331において光電変換によって生成した電荷は、第2光電変換部321及び第3光電変換部331に一旦蓄積された後、第2浮遊拡散層FD 2及び第3浮遊拡散層FD 3に転送される。それ故、第2光電変換部321及び第3光電変換部331を完全空乏化することができる。しかしながら、第1光電変換部311において光電変換によって生成した電荷は、直接、第1浮遊拡散層FD 1に蓄積される。それ故、第1光電変換部311を完全空乏化することは困難である。そして、以上の結果、kTCノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらす。また、第1光電変換部311において光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することに対する強い要望もある。更には、複数の撮像素子が配列された画素領域における構成、構造の簡素化、微細化に対する強い要望もある。
[0008]
 従って、本開示の第1の目的は、半導体基板の上あるいは上方に光電変換部が配置された撮像素子であって、撮像画質の低下を抑制することができ、しかも、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することを可能とする構成、構造の撮像素子、係る撮像素子から構成された積層型撮像素子、係る撮像素子あるいは積層型撮像素子を備えた固体撮像装置を提供することにある。また、本開示の第2の目的は、半導体基板の上あるいは上方に光電変換部が配置された撮像素子であって、撮像画質の低下を抑制することができる撮像素子を複数有し、しかも、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化し得る固体撮像装置を提供することにある。

課題を解決するための手段

[0009]
 上記の第1の目的を達成するための本開示の第1の態様~第6の態様に係る撮像素子は、
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 光電変換部は、N個(但し、N≧2)の光電変換部セグメントから構成されており、
 光電変換層は、N個の光電変換層セグメントから構成されており、
 絶縁層は、N個の絶縁層セグメントから構成されており、
 本開示の第1の態様~第3の態様に係る撮像素子にあっては、電荷蓄積用電極は、N個の電荷蓄積用電極セグメントから構成されており、
 本開示の第4の態様~第5の態様に係る撮像素子にあっては、電荷蓄積用電極は、相互に離間されて配置された、N個の電荷蓄積用電極セグメントから構成されており、
 第n番目(但し、n=1,2,3・・・N)の光電変換部セグメントは、第n番目の電荷蓄積用電極セグメント、第n番目の絶縁層セグメント及び第n番目の光電変換層セグメントから構成されており、
 nの値が大きい光電変換部セグメントほど、第1電極から離れて位置する。
[0010]
 そして、本開示の第1の態様に係る撮像素子にあっては、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している。
[0011]
 また、本開示の第2の態様に係る撮像素子にあっては、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している。
[0012]
 また、本開示の第3の態様に係る撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。
[0013]
 また、本開示の第4の態様に係る撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。
[0014]
 また、本開示の第5の態様に係る撮像素子にあっては、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。尚、面積は、連続的に小さくなっていてもよいし、階段状に小さくなっていてもよい。
[0015]
 上記の第1の目的を達成するための本開示の第6の態様は、
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 電荷蓄積用電極と絶縁層と光電変換層の積層方向をZ方向、第1電極から離れる方向をX方向としたとき、YZ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第1電極からの距離に依存して変化する。尚、断面積の変化は、連続的な変化であってもよいし、階段状の変化であってもよい。
[0016]
 上記の第1の目的を達成するための本開示の積層型撮像素子は、本開示の第1の態様~第6の態様に係る撮像素子を少なくとも1つ有する。
[0017]
 上記の第2の目的を達成するための本開示の第1の態様に係る固体撮像装置は、
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えた撮像素子を、複数、有しており、
 複数の撮像素子から撮像素子ブロックが構成されており、
 撮像素子ブロックを構成する複数の撮像素子において第1電極が共有されている。
[0018]
 上記の第2の目的を達成するための本開示の第2の態様に係る固体撮像装置は、本開示の第1の態様~第7の態様に係る撮像素子を、複数、有しており、
 複数の撮像素子から撮像素子ブロックが構成されており、
 撮像素子ブロックを構成する複数の撮像素子において第1電極が共有されている。
[0019]
 上記の第1の目的を達成するための本開示の第3の態様に係る固体撮像装置は、本開示の第1の態様~第6の態様に係る撮像素子を、複数、備えている。また、上記の第1の目的を達成するための本開示の第4の態様に係る固体撮像装置は、本開示の積層型撮像素子を、複数、備えている。
[0020]
 また、本開示の固体撮像素子は、
 第1撮像素子と、
 第2撮像素子と、
 前記第2撮像素子へ電気的に接続した、第1転送トランジスタおよび第1リセットトランジスタおよび第1選択トランジスタと、
 第3撮像素子と、
 前記第3撮像素子へ電気的に接続した、第2転送トランジスタおよび第2リセットトランジスタおよび第2選択トランジスタと、
 オンチップ・マイクロ・レンズと、
を備えた画素を有し、
 前記第1撮像素子は、第1電極と、第3電極と、前記第1及び第3電極に対向する第2電極とを備え、
 前記画素は、
 前記第3電極に接続した第3電極制御線と、
 前記第1転送トランジスタと、前記第1リセットトランジスタと、前記第1選択トランジスタと、前記第2転送トランジスタと、前記第2リセットトランジスタと、前記第2選択トランジスタと、のそれぞれに接続し、前記第3電極制御線とは異なる、複数本の制御線と、
をさらに備え、
 かつ、前記画素は、
 該画素に備わるオンチップ・マイクロ・レンズの中心と、該画素に備わる前記複数本の制御線のいずれかとの間の距離が、該画素に備わるオンチップ・マイクロ・レンズの中心と該画素に備わる前記第3電極制御線との間の距離よりも小さい。これによって、第3電極制御線を、オンチップ・マイクロ・レンズ中心から出来るだけ離れた領域に配置することで、この構造を備えない固体撮像装置よりも、 第3電極制御線による第2撮像素子と第3撮像素子への光の入射の阻害が起きにくく、固体撮像装置の感度を高くすることができる。
[0021]
 また、本開示の固体撮像装置において、
 画素は、
 第1撮像素子と、
 第2撮像素子と、
 第3撮像素子と、
 オンチップ・マイクロ・レンズと、
を備え、
 第1電極内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d4、または、浮遊拡散領域内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d5よりも、 電荷蓄積用電極内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d1と、第2撮像素子内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d2と、第3撮像素子内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d3とが小さい。このように、浮遊拡散領域あるいは第1電極をオンチップ・マイクロ・レンズ中心から出来るだけ離れた領域に配置することで、この構造を備えない固体撮像装置よりも第2撮像素子、第3撮像素子の面積を大きくすることができ、固体撮像装置の感度を高くすることができる。
[0022]
 また、本開示の固体撮像素子は、
 第1撮像素子と、
 前記第1撮像素子へ電気的に接続した第1浮遊拡散領域と、
 第2撮像素子と、
 前記第2撮像素子へ電気的に接続した第2浮遊拡散領域と、
 第3撮像素子と、
 前記第3撮像素子へ電気的に接続した第3浮遊拡散領域と、
 オンチップ・マイクロ・レンズと、
を備えた画素を有し、
 前記第1撮像素子は、第1電極と、第3電極と、前記第1及び第3電極に対向する第2電極とを備え、
 前記第1乃至第3浮遊拡散層のそれぞれの中心のいずれをも、
 前記第3電極の内接円よりも外側、あるいは、
 前記第3電極の外形線よりも外側、もしくは、
 前記第3電極の外接円よりも外側に配置している。このように、浮遊拡散領域をオンチップ・マイクロ・レンズL中心から出来るだけ離れた領域に配置することで、この構造を備えない固体撮像装置よりも、第3電極と第2撮像素子と第3撮像素子の面積を大きくでき、固体撮像装置の感度を高くすることができる。
[0023]
 また、本開示の固体撮像素子は、
 第1撮像素子と、
 第2撮像素子と、
 前記第2撮像素子へ電気的に接続した、第1転送トランジスタおよび第1リセットトランジスタおよび第1選択トランジスタと、
 第3撮像素子と、
 前記第3撮像素子へ電気的に接続した、第2転送トランジスタおよび第2リセットトランジスタおよび第2選択トランジスタと、
 オンチップ・マイクロ・レンズと、
を備えた画素を有し、
 前記第1撮像素子は、第1電極と、第3電極と、前記第1及び第3電極に対向する第2電極とを備え、
 前記第3電極と前記第1電極との間の最小距離よりも、前記第1および第2転送トランジスタと前記第1および第2リセットトランジスタと前記第1および第2選択トランジスタとにおいて最小となるチャネル長のほうが短い。このように、浮遊拡散領域をオンチップ・マイクロ・レンズ中心から出来るだけ離れた領域に配置することで、この構造を備えない固体撮像装置よりも、 第3電極と第2撮像素子と第3撮像素子の面積を大きくでき、固体撮像装置の感度を高くすることができる。
[0024]
 また、本開示の固体撮像装置は、
 画素内に、
 第1撮像素子と、
 第2撮像素子と、
 第3撮像素子と、
 オンチップ・マイクロ・レンズと、
を備え、
 前記第1撮像素子は、
 第1電極と、第3電極と、前記第1及び第3電極に対向する第2電極とを備え、
 前記第3電極の面積は、前記第3撮像素子よりも大きい。このように、第3電極の面積を、第3撮像素子の面積よりも大きくすることで、この構造を備えない固体撮像装置よりも、緑光への感度を高くすることができる。尚、前記第3電極の面積は、前記第2撮像素子よりも小さいことが好ましい。

発明の効果

[0025]
 本開示の第1の態様~第6の態様に係る撮像素子、本開示の積層型撮像素子を構成する本開示の撮像素子、本開示の第1の態様~第4の態様に係る固体撮像装置を構成する本開示の撮像素子にあっては、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層の電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、kTCノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。また、本開示の第1の態様~第6の態様に係る撮像素子、係る撮像素子を適用した本開示の積層型撮像素子や本開示の第1の態様~第4の態様に係る固体撮像装置にあっては、絶縁層セグメントの厚さが規定され、あるいは又、光電変換層セグメントの厚さが規定され、あるいは又、絶縁層セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントの面積が規定され、あるいは又、積層部分の断面積が規定されているので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に、第1電極へ転送することが可能となる。そして、その結果、残像の発生や転送残しの発生を防止することができる。更には、本開示の第1の態様~第2の態様に係る固体撮像装置にあっては、撮像素子ブロックを構成する複数の撮像素子において第1電極が共有されているので、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。

図面の簡単な説明

[0026]
[図1] 図1は、実施例1の撮像素子、積層型撮像素子の模式的な一部断面図である。
[図2] 図2は、実施例1の撮像素子における電荷蓄積用電極、光電変換層及び第2電極が積層された部分を拡大した模式的な一部断面図である。
[図3] 図3は、実施例1の撮像素子、積層型撮像素子の等価回路図である。
[図4] 図4は、実施例1の撮像素子、積層型撮像素子の等価回路図である。
[図5] 図5は、実施例1の撮像素子を構成する第1電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。
[図6] 図6は、実施例1の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。
[図7] 図7は、実施例1の撮像素子を構成する第1電極及び電荷蓄積用電極の模式的な配置図である。
[図8] 図8は、実施例1の撮像素子を構成する第1電極、電荷蓄積用電極、第2電極及びコンタクトホール部の模式的な透視斜視図である。
[図9] 図9は、実施例1の固体撮像装置の概念図である。
[図10] 図10は、実施例1の撮像素子、積層型撮像素子の変形例の等価回路図である。
[図11] 図11は、図10に示した実施例1の撮像素子の変形例を構成する第1電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。
[図12] 図12は、実施例2の撮像素子における電荷蓄積用電極、光電変換層及び第2電極が積層された部分を拡大した模式的な一部断面図である。
[図13] 図13は、実施例3の撮像素子、積層型撮像素子の模式的な一部断面図である。
[図14] 図14は、実施例4及び実施例5の撮像素子、積層型撮像素子の模式的な一部断面図である。
[図15] 図15A及び図15Bは、実施例5における電荷蓄積用電極セグメントの模式的な平面図である。
[図16] 図16A及び図16Bは、実施例5における電荷蓄積用電極セグメントの模式的な平面図である。
[図17] 図17は、実施例5の撮像素子、積層型撮像素子の等価回路図である。
[図18] 図18は、実施例5の撮像素子、積層型撮像素子の等価回路図である。
[図19] 図19は、実施例5の撮像素子を構成する第1電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。
[図20] 図20は、実施例5の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。
[図21] 図21は、実施例5の撮像素子の別の動作時(転送時)の各部位における電位の状態を模式的に示す図である。
[図22] 図22は、実施例5の撮像素子の変形例を構成する第1電極及び電荷蓄積用電極の模式的な配置図である。
[図23] 図23は、実施例6及び実施例5の撮像素子、積層型撮像素子の模式的な一部断面図である。
[図24] 図24A及び図24Bは、実施例6における電荷蓄積用電極セグメントの模式的な平面図である。
[図25] 図25は、実施例7の固体撮像装置における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図26] 図26は、実施例7の固体撮像装置の第1変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図27] 図27は、実施例7の固体撮像装置の第2変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図28] 図28は、実施例7の固体撮像装置の第3変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図29] 図29は、実施例7の固体撮像装置の第4変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図30] 図30は、実施例7の固体撮像装置の第5変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図31] 図31は、実施例7の固体撮像装置の第6変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図32] 図32は、実施例7の固体撮像装置の第7変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図33] 図33は、実施例7の固体撮像装置の第8変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図34] 図34は、実施例7の固体撮像装置の第9変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図35] 図35A、図35B及び図35Cは、実施例7の撮像素子ブロックにおける読み出し駆動例を示すチャートである。
[図36] 図36は、実施例8の固体撮像装置における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図37] 図37は、実施例8の固体撮像装置の変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図38] 図38は、実施例8の固体撮像装置の変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図39] 図39は、実施例8の固体撮像装置の変形例における第1電極及び電荷蓄積用電極セグメントの模式的な平面図である。
[図40] 図40は、実施例9の撮像素子、積層型撮像素子の模式的な一部断面図である。
[図41] 図41は、実施例10の撮像素子、積層型撮像素子の模式的な一部断面図である。
[図42] 図42は、実施例10の撮像素子、積層型撮像素子の変形例の模式的な一部断面図である。
[図43] 図43は、実施例10の撮像素子の別の変形例の模式的な一部断面図である。
[図44] 図44は、実施例10の撮像素子の更に別の変形例の模式的な一部断面図である。
[図45] 図45は、実施例11の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。
[図46] 図46は、実施例11の撮像素子を構成する第1電極、電荷蓄積用電極及び電荷排出電極の模式的な配置図である。
[図47] 図47は、実施例11の撮像素子を構成する第1電極、電荷蓄積用電極、電荷排出電極、第2電極及びコンタクトホール部の模式的な透視斜視図である。
[図48] 図48は、実施例1の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。
[図49] 図49は、実施例1の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。
[図50] 図50A、図50B及び図50Cは、実施例1の撮像素子、積層型撮像素子の更に別の変形例の第1電極の部分等の拡大された模式的な一部断面図である。
[図51] 図51は、実施例11の撮像素子、積層型撮像素子の別の変形例の電荷排出電極の部分等の拡大された模式的な一部断面図である。
[図52] 図52は、実施例1の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。
[図53] 図53は、実施例1の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。
[図54] 図54は、実施例1の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。
[図55] 図55は、実施例1の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。
[図56] 図56は、実施例1の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。
[図57] 図57は、実施例1の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第2電極が積層された部分を拡大した模式的な一部断面図である。
[図58] 図58は、実施例2の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第2電極が積層された部分を拡大した模式的な一部断面図である。
[図59] 図59は、本開示の撮像素子、積層型撮像素子から構成された固体撮像装置を電子機器(カメラ)を用いた例の概念図である。
[図60] 図60は、従来の積層型撮像素子(積層型固体撮像装置)の概念図である。
[図61] 図61は、実施例12の積層型撮像素子の模式的な一部断面図である。
[図62] 図62は、実施例12における4画素分の積層型撮像素子の等価回路図である。
[図63] 図63は、実施例12の固体撮像装置に備わる画素アレイの一部の平面構造を表す図である。
[図64] 図64は、図63と同様の図において繰り返し単位1個の外形線を太線で示すと共に、繰り返し単位1個備わる各トランジスタの位置を示した図である。
[図65] 図65は、図63と同様の図において、図64に記載の繰り返し単位が、画素アレイ111のロウ方向とカラム方向の双方へ、どのように繰り返して配置されるかを示した図である。
[図66] 図66は、図64と同様の図において、第3撮像素子に備わるフォトダイオードの平面形状を太線で追加記載した図である。
[図67] 図67は、図65に太線で記載した繰り返し単位に含まれるトランジスタを用いて、図63に記載したどの位置の画素に備わる4個のフォトダイオードの電荷を読み出すかを示した図である。
[図68] 図68は、図64と同様の図において、第1撮像素子に備わる光電変換部が有する電荷蓄積用電極の平面形状を太線で追加記載した図である。
[図69] 図69は、図65に太線で記載した繰り返し単位に含まれるトランジスタを用いて、図63に記載したどの位置の画素に備わる4個の光電変換部の電荷を読み出すかを示した図である。
[図70] 図70は、図64と同様の図において、第2撮像素子に備わるフォトダイオードの平面形状を太線で追加記載した図である。
[図71] 図71は、図65に太線で記載した繰り返し単位に含まれるトランジスタを用いて、図63に記載したどの位置の画素に備わる4個のフォトダイオードの電荷を読み出すかを示した図である。
[図72] 図72は、図63と同様の画素の位置において、各画素に備わる電荷蓄積用電極へ接続し、電荷蓄積用電極を駆動するための制御信号線VOAの配置を表す図である。
[図73] 図73は、細線破線で囲んだ領域の2組の制御信号線VOAを、1層の配線層とそこへの接続構造だけで配置した例示する図である。
[図74] 図74は、図62に記載の構成を実現するために、図63と同様の画素の位置において、積層型撮像素子に備わる配線を用いて図64に記載の各素子へ接続する配線の一部を記載した図である。
[図75] 図75は、図62に記載の構成を実現するために、図63と同様の画素の位置において、積層型撮像素子に備わる配線を用いて図64に記載の各素子へ接続する配線の一部を記載した図である。
[図76] 図76は、図62に記載の構成を実現するために、図63と同様の画素の位置において、積層型撮像素子に備わる配線を用いて図64に記載の各素子へ接続する配線の一部を記載した図である。
[図77] 図77は、実施例12の固体撮像装置の構成の概要を表す図である。
[図78] 図78は、実施例12の固体撮像装置の構成の概要を表す図である。
[図79] 図79は、実施例12の固体撮像装置の構成の概要を表す図である。
[図80] 図80は、実施例12の固体撮像装置の構成の概要を表す図である。
[図81] 図81は、図75を再掲し、かつ、該図において実線で示した制御配線のうち、制御部を共有する4画素分の積層型撮像素子を駆動するために必要な制御配線のみを太線実線で残し、残りの制御配線は点線で記載したものである。
[図82] 図82は、図72を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズの中心と、該図に記載の第1の撮像素子に備わる電荷蓄積用電極を駆動する配線VOAとの間の距離d1を図中に書き加えたものである。
[図83] 図83は、図68を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズの中心と、該図に記載の第1の撮像素子に備わる電荷蓄積用電極に内接する最大の円の中心と、の間の距離d2を図中に書き加えたものである。
[図84] 図84は、図70を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズの中心と、該図に記載の第2の撮像素子に備わるフォトダイオードに内接する最大の円の中心と、の間の距離d3を図中に書き加えたものである。
[図85] 図85は、図66を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズの中心と、該図に記載の第3の撮像素子に備わるフォトダイオードに内接する最大の円の中心と、の間の距離d4を図中に書き加えたものである。
[図86] 図86は、図68を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズの中心と、該図に記載の第1の撮像素子に備わる第1電極に内接する最大の円の中心との間の距離d2を図中に書き加えたものである。
[図87] 図87は、図68を再掲し、かつ、該図に記載の第1電極と電荷蓄積用電極を削除する一方、該図に記載の貫通電極に内接する最大の円の中心と、オンチップ・マイクロ・レンズの中心を書き加え、さらに、前記貫通電極に内接する最大の円の中心と、前記オンチップ・マイクロ・レンズの中心との間の距離d3を図中に書き加えたものである。
[図88] 図88は、図68を再掲し、第1の撮像素子に備わる貫通電極と第1浮遊拡散層以外の符号を削除したものである。
[図89] 図89は、図70を再掲し、第2の撮像素子に備わる第2浮遊拡散層以外の符号を削除したものである。
[図90] 図90は、図66を再掲し、第3の撮像素子に備わる第3浮遊拡散層3以外の符号を削除したものである。
[図91] 図91は、図68を再掲し、第1の撮像素子に備わる電荷蓄積用電極と、図88乃至図91に記載の貫通電極、第1浮遊拡散層、第2浮遊拡散層、第3浮遊拡散層との位置関係を示す図である。
[図92] 図92は、図68を再掲し、制御部を構成するトランジスタの繰り返し配置単位を示す枠線を除去すると共に、第1電極11と電荷蓄積用電極との間の最小となる距離d7を書き加えたものである。
[図93] 図93は、図64を再掲し、制御部を構成するトランジスタの繰り返し配置単位を示す枠線を除去したものである。
[図94] 図94は、単画素構造について、図62と同様の図である。
[図95] 図95は、単画素構造について、図66と同様の図である。
[図96] 図96は、単画素構造について、図70と同様の図である。
[図97] 図97は、単画素構造について、図68と同様の図である。
[図98] 図98は、単画素構造について、図74と同様の図である。
[図99] 図99は、単画素構造について、図75と同様の図である。
[図100] 図100は、単画素構造について、図76と同様の図である。
[図101] 図101は、単画素構造について、図82と同様の図である。
[図102] 図102は、単画素構造について、図85と同様の図である。
[図103] 図103は、単画素構造について、図84と同様の図である。
[図104] 図104は、単画素構造について、図83と同様の図である。
[図105] 図105は、単画素構造について、図91と同様の図である。
[図106] 図106は、単画素構造について、図92と同様の図である。
[図107] 図107は、単画素構造について、図93と同様の図である。

発明を実施するための形態

[0027]
 以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本開示の第1の態様~第6の態様に係る撮像素子、本開示の積層型撮像素子及び本開示の第1の態様~第4の態様に係る固体撮像装置、全般に関する説明
2.実施例1(本開示の第1の態様及び本開示の第6の態様に係る撮像素子、本開示の積層型撮像素子及び本開示の第4の態様に係る固体撮像装置)
3.実施例2(本開示の第2の態様及び本開示の第6の態様に係る撮像素子)
4.実施例3(本開示の第3の態様に係る撮像素子)
5.実施例4(本開示の第4の態様に係る撮像素子)
6.実施例5(本開示の第5の態様に係る撮像素子)
7.実施例6(本開示の第6の態様に係る撮像素子)
8.実施例7(本開示の第1の態様~第2の態様に係る固体撮像装置)
9.実施例8(実施例7の変形)
10.実施例9(実施例1~実施例6の変形)
11.実施例10(実施例1~実施例6、実施例9の変形)
12.実施例11(実施例1~実施例6、実施例9~実施例10の変形)
13.実施例12
14.その他
[0028]
〈本開示の第1の態様~第6の態様に係る撮像素子、本開示の積層型撮像素子及び本開示の第1の態様~第4の態様に係る固体撮像装置、全般に関する説明〉
 本開示の第1の態様~第2の態様に係る固体撮像装置において、撮像素子ブロックを構成する複数の撮像素子の間には転送制御用電極が配設されている形態とすることができる。転送制御用電極は、第1電極側に、第1電極あるいは電荷蓄積用電極と同じレベルに形成されていてもよいし、異なるレベルに形成されていてもよい。あるいは又、転送制御用電極は、第2電極側に、第2電極と同じレベルに形成されていてもよいし、異なるレベルに形成されていてもよい。更には、この好ましい形態を含む本開示の第1の態様~第2の態様に係る固体撮像装置にあっては、1つの撮像素子の上方に1つのオン・チップ・マイクロ・レンズが配設されている形態とすることができるし、あるいは又、2つの撮像素子から撮像素子ブロックが構成されており、撮像素子ブロックの上方に1つのオン・チップ・マイクロ・レンズが配設されている形態とすることができる。
[0029]
 本開示の第1の態様~第2の態様に係る固体撮像装置にあっては、複数の撮像素子に対して1つの浮遊拡散層が設けられる。ここで、1つの浮遊拡散層に対して設けられる複数の撮像素子は、後述する第1タイプの撮像素子の複数から構成されていてもよいし、少なくとも1つの第1タイプの撮像素子と、1又は2以上の後述する第2タイプの撮像素子とから構成されていてもよい。そして、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が1つの浮遊拡散層を共有することが可能となる。複数の撮像素子は連係して動作させられ、後述する駆動回路には撮像素子ブロックとして接続されている。即ち、撮像素子ブロックを構成する複数の撮像素子が1つの駆動回路に接続されている。但し、電荷蓄積用電極の制御は、撮像素子毎に行われる。また、複数の撮像素子が1つのコンタクトホール部を共有することが可能である。複数の撮像素子で共有された第1電極と、各撮像素子の電荷蓄積用電極の配置関係は、第1電極が、各撮像素子の電荷蓄積用電極に隣接して配置されている場合もある。あるいは又、第1電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはいない場合もあり、この場合には、複数の撮像素子の残りから第1電極への電荷の移動は、複数の撮像素子の一部を経由した移動となる。撮像素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離(便宜上、『距離A』と呼ぶ)は、第1電極に隣接した撮像素子における第1電極と電荷蓄積用電極との間の距離(便宜上、『距離B』と呼ぶ)よりも長いことが、各撮像素子から第1電極への電荷の移動を確実なものとするために好ましい。また、第1電極から離れて位置する撮像素子ほど、距離Aの値を大きくすることが好ましい。
[0030]
 本開示の第1の態様~第5の態様に係る撮像素子にあっては、nの値が大きい光電変換部セグメントほど第1電極から離れて位置するが、第1電極から離れて位置するか否かは、X方向を基準として判断する。また、本開示の第6の態様に係る撮像素子にあっては、第1電極から離れる方向をX方向としているが、『X方向』を以下のとおり、定義する。即ち、撮像素子あるいは積層型撮像素子が複数配列された画素領域は、2次元アレイ状に、即ち、X方向及びY方向に規則的に複数配列された画素から構成される。画素の平面形状を矩形とした場合、第1電極に最も近い辺が延びる方向をY方向とし、Y方向と直交する方向をX方向とする。あるいは又、画素の平面形状を任意の形状とした場合、第1電極に最も近い線分や曲線が含まれる全体的な方向をY方向とし、Y方向と直交する方向をX方向とする。
[0031]
 光入射側に位置する第2電極は、複数の撮像素子において共通化されていることが好ましい。即ち、第2電極を所謂ベタ電極とすることができる。光電変換層は、複数の撮像素子において共通化されていてもよいし、即ち、複数の撮像素子において1層の光電変換層が形成されていてもよいし、撮像素子毎に設けられていてもよい。
[0032]
 本開示の第1の態様~第2の態様に係る撮像素子において、N個の光電変換層セグメントは連続して設けられており、N個の絶縁層セグメントも連続して設けられており、N個の電荷蓄積用電極セグメントも連続して設けられている。本開示の第3の態様~第5の態様に係る撮像素子において、N個の光電変換層セグメントは連続して設けられている。また、本開示の第4の態様、第5の態様に係る撮像素子において、N個の絶縁層セグメントは連続して設けられている一方、本開示の第3の態様に係る撮像素子において、N個の絶縁層セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。更には、本開示の第4の態様~第5の態様に係る撮像素子において、場合によっては、本開示の第3の態様に係る撮像素子において、N個の電荷蓄積用電極セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。そして本開示の第1の態様~第6の態様に係る撮像素子にあっては、電荷蓄積用電極セグメントの全てに同じ電位が加えられる。あるいは又、本開示の第4の態様~第5の態様に係る撮像素子において、場合によっては、本開示の第3の態様に係る撮像素子において、N個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。
[0033]
 本開示の第1の態様~第6の態様に係る撮像素子、あるいは、本開示の積層型撮像素子を構成する第1の態様~第6の態様に係る撮像素子、上記の好ましい形態を含む本開示の第1の態様~第2の態様に係る固体撮像装置、本開示の第3の態様~第4の態様に係る固体撮像装置を構成する撮像素子(以下、これらの撮像素子を総称して、『本開示の撮像素子等』と呼ぶ)にあっては、
 半導体基板を更に備えており、
 光電変換部は、半導体基板の上方に配置されている形態とすることができる。尚、第1電極、電荷蓄積用電極及び第2電極は、後述する駆動回路に接続されている。
[0034]
 更には、以上に説明した各種の好ましい形態を含む本開示の撮像素子等において、第1電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている形態とすることができる。あるいは又、光電変換層は、絶縁層に設けられた開口部内を延在し、第1電極と接続されている形態とすることができ、この場合、
 第1電極の頂面の縁部は絶縁層で覆われており、
 開口部の底面には第1電極が露出しており、
 第1電極の頂面と接する絶縁層の面を第1面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第2面としたとき、開口部の側面は、第1面から第2面に向かって広がる傾斜を有する形態とすることができ、更には、第1面から第2面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する形態とすることができる。尚、光電変換層と第1電極との間に他の層が形成されている形態(例えば、光電変換層と第1電極との間に電荷蓄積に適した材料層が形成されている形態)を包含する。
[0035]
 更には、以上に説明した各種の好ましい形態を含む本開示の撮像素子等において、
 半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
 第1電極及び電荷蓄積用電極は、駆動回路に接続されており、
 電荷蓄積期間において、駆動回路から、第1電極に電位V 11が印加され、電荷蓄積用電極に電位V 12が印加され、光電変換層に電荷が蓄積され、
 電荷転送期間において、駆動回路から、第1電極に電位V 21が印加され、電荷蓄積用電極に電位V 22が印加され、光電変換層に蓄積された電荷が第1電極を経由して制御部に読み出される構成とすることができる。但し、第1電極の電位が第2電極の電位よりも高い場合、
12≧V 11、且つ、V 22<V 21
であり、第1電極の電位が第2電極の電位よりも低い場合、
12≦V 11、且つ、V 22>V 21
である。
[0036]
 以下、第1電極の電位が第2電極の電位よりも高い場合についての説明を行うが、第1電極の電位が第2電極の電位よりも低い場合は、電位の高低を逆にすればよい。
[0037]
 本開示の第1の態様に係る撮像素子にあっては、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているが、絶縁層セグメントの厚さは、漸次、厚くなっていってもよいし、薄くなっていってもよく、これによって、一種の電荷転送勾配が形成される。
[0038]
 蓄積すべき電荷を電子とする場合、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用すればよいし、蓄積すべき電荷を正孔とする場合、絶縁層セグメントの厚さが、漸次、薄くなる構成を採用すればよい。そして、これらの場合、電荷蓄積期間において、|V 12|≧|V 11|といった状態になると、第n番目の光電変換部セグメントの方が、第(n+1)番目の光電変換部セグメントよりも、多くの電荷を蓄積することができるし、強い電界が加わり、第1番目の光電変換部セグメントから第1電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、|V 22|<|V 21|といった状態になると、第1番目の光電変換部セグメントから第1電極への電荷の流れ、第(n+1)番目の光電変換部セグメントから第n番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
[0039]
 本開示の第2の態様に係る撮像素子にあっては、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているが、光電変換層セグメントの厚さは、漸次、厚くなっていってもよいし、薄くなっていってもよく、これによって、一種の電荷転送勾配が形成される。
[0040]
 蓄積すべき電荷を電子とする場合、光電変換層セグメントの厚さが、漸次、厚くなる構成を採用すればよいし、蓄積すべき電荷を正孔とする場合、光電変換層セグメントの厚さが、漸次、薄くなる構成を採用すればよい。そして、光電変換層セグメントの厚さが、漸次、厚くなる場合、電荷蓄積期間においてV 12≧V 11といった状態になると、また、光電変換層セグメントの厚さが、漸次、薄くなる場合、電荷蓄積期間においてV 12≦V 11といった状態になると、第n番目の光電変換部セグメントの方が、第(n+1)番目の光電変換部セグメントよりも強い電界が加わり、第1番目の光電変換部セグメントから第1電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、光電変換層セグメントの厚さが、漸次、厚くなる場合、V 22<V 21といった状態になると、また、光電変換層セグメントの厚さが、漸次、薄くなる場合、V 22>V 21といった状態になると、第1番目の光電変換部セグメントから第1電極への電荷の流れ、第(n+1)番目の光電変換部セグメントから第n番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
[0041]
 本開示の第3の態様に係る撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の比誘電率の値が、漸次、小さくなることが好ましい。そして、このような構成を採用することで、電荷蓄積期間において、V 12≧V 11といった状態になると、第n番目の光電変換部セグメントの方、が第(n+1)番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、V 22<V 21といった状態になると、第1番目の光電変換部セグメントから第1電極への電荷の流れ、第(n+1)番目の光電変換部セグメントから第n番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
[0042]
 本開示の第4の態様に係る撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の仕事関数の値が、漸次、大きくなることが好ましい。そして、このような構成を採用することで、電圧の正負に依存すること無く、信号電荷転送に有利な電位勾配を形成することができる。
[0043]
 本開示の第5の態様に係る撮像素子にあっては、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっており、これによって、一種の電荷転送勾配が形成されるので、電荷蓄積期間において、V 12≧V 11といった状態になると、第n番目の光電変換部セグメントの方が、第(n+1)番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、V 22<V 21といった状態になると、第1番目の光電変換部セグメントから第1電極への電荷の流れ、第(n+1)番目の光電変換部セグメントから第n番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
[0044]
 本開示の第6の態様に係る撮像素子において、積層部分の断面積は第1電極からの距離に依存して変化し、これによって、一種の電荷転送勾配が形成される。具体的には、積層部分の断面の厚さを一定とし、積層部分の断面の幅を第1電極から離れるほど狭くする構成を採用すれば、本開示の第5の態様に係る撮像素子において説明したと同様に、電荷蓄積期間において、V 12≧V 11といった状態になると、第1電極に近い領域の方が、遠い領域よりも多くの電荷を蓄積することができる。従って、電荷転送期間において、V 22<V 21といった状態になると、第1電極に近い領域から第1電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。一方、積層部分の断面の幅を一定とし、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さを、漸次、厚くする構成を採用すれば、本開示の第1の態様に係る撮像素子において説明したと同様に、電荷蓄積期間において、V 12≧V 11といった状態になると、第1電極に近い領域の方が、遠い領域よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第1電極に近い領域から第1電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、V 22<V 21といった状態になると、第1電極に近い領域から第1電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。また、光電変換層セグメントの厚さを、漸次、厚くする構成を採用すれば、本開示の第2の態様に係る撮像素子において説明したと同様に、電荷蓄積期間において、V 12≧V 11といった状態になると、第1電極に近い領域の方が、遠い領域よりも強い電界が加わり、第1電極に近い領域から第1電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、V 22<V 21といった状態になると、第1電極に近い領域から第1電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。
[0045]
 尚、本開示の第4の態様~第5の態様に係る撮像素子、場合によっては、本開示の第3の態様に係る撮像素子において、N個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加える場合、
 第1電極の電位が第2電極の電位よりも高い場合、電荷転送期間において、第1電極に最も近い所に位置する電荷蓄積用電極セグメント(第1番目の光電変換部セグメント)に印加される電位は、第1電極に最も遠い所に位置する電荷蓄積用電極セグメント(第N番目の光電変換部セグメント)に印加される電位よりも高く、
 第1電極の電位が第2電極の電位よりも低い場合、電荷転送期間において、第1電極に最も近い所に位置する電荷蓄積用電極セグメント(第1番目の光電変換部セグメント)に印加される電位は、第1電極に最も遠い所に位置する電荷蓄積用電極セグメント(第N番目の光電変換部セグメント)に印加される電位よりも低い形態とすることができる。
[0046]
 更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等にあっては、光電変換層に接続され、第1電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『電荷排出電極を備えた本開示の撮像素子等』と呼ぶ。そして、電荷排出電極を備えた本開示の撮像素子等において、電荷排出電極は、第1電極及び電荷蓄積用電極を取り囲むように(即ち、額縁状に)配置されている形態とすることができる。電荷排出電極は、複数の撮像素子において共有化(共通化)することができる。そして、この場合、
 光電変換層は、絶縁層に設けられた第2開口部内を延在し、電荷排出電極と接続されており、
 電荷排出電極の頂面の縁部は絶縁層で覆われており、
 第2開口部の底面には電荷排出電極が露出しており、
 電荷排出電極の頂面と接する絶縁層の面を第3面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第2面としたとき、第2開口部の側面は、第3面から第2面に向かって広がる傾斜を有する形態とすることができる。
[0047]
 更には、電荷排出電極を備えた本開示の撮像素子等にあっては、
 半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
 第1電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
 電荷蓄積期間において、駆動回路から、第1電極に電位V 11が印加され、電荷蓄積用電極に電位V 12が印加され、電荷排出電極に電位V 14が印加され、光電変換層に電荷が蓄積され、
 電荷転送期間において、駆動回路から、第1電極に電位V 21が印加され、電荷蓄積用電極に電位V 22が印加され、電荷排出電極に電位V 24が印加され、光電変換層に蓄積された電荷が第1電極を介して制御部に読み出される構成とすることができる。但し、第1電極の電位が第2電極の電位よりも高い場合、
14>V 11、且つ、V 24<V 21
であり、第1電極の電位が第2電極の電位よりも低い場合、
14<V 11、且つ、V 24>V 21
である。
[0048]
 以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、
 半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
 第1電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている構成とすることができる。そして、この場合、更には、
 半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
 浮遊拡散層は、リセット・トランジスタの一方のソース/ドレイン領域に接続されており、
 増幅トランジスタの一方のソース/ドレイン領域は、選択トランジスタの一方のソース/ドレイン領域に接続されており、選択トランジスタの他方のソース/ドレイン領域は信号線に接続されている構成とすることができる。
[0049]
 更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、電荷蓄積用電極の大きさは第1電極よりも大きい形態とすることができる。電荷蓄積用電極の面積をS 1’、第1電極の面積をS 1としたとき、限定するものではないが、
4≦S 1’/S 1
を満足することが好ましい。
[0050]
 更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第2電極側から光が入射し、第2電極よりの光入射側には遮光層が形成されている形態とすることができる。あるいは又、第2電極側から光が入射し、第1電極には光が入射しない形態とすることができ、この場合、第2電極よりの光入射側であって、第1電極の上方には遮光層が形成されている構成とすることができ、あるいは又、
 電荷蓄積用電極及び第2電極の上方にはオンチップ・マイクロ・レンズが設けられており、
 オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される構成とすることができる。ここで、遮光層は、第2電極の光入射側の面よりも上方に配設されてもよいし、第2電極の光入射側の面の上に配設されてもよい。場合によっては、第2電極に遮光層が形成されていてもよい。遮光層を構成する材料として、クロム(Cr)や銅(Cu)、アルミニウム(Al)、タングステン(W)、光を通さない樹脂(例えば、ポリイミド樹脂)を例示することができる。
[0051]
 本開示の撮像素子として、具体的には、青色の光(425nm乃至495nmの光)を吸収する光電変換層(便宜上、『第1タイプの青色光電変換層』と呼ぶ)を備えた青色に感度を有する撮像素子(便宜上、『第1タイプの青色用撮像素子』と呼ぶ)、緑色の光(495nm乃至570nmの光)を吸収する光電変換層(便宜上、『第1タイプの緑色光電変換層』と呼ぶ)を備えた緑色に感度を有する撮像素子(便宜上、『第1タイプの緑色用撮像素子』と呼ぶ)、赤色の光(620nm乃至750nmの光)を吸収する光電変換層(便宜上、『第1タイプの赤色光電変換層』と呼ぶ)を備えた赤色に感度を有する撮像素子(便宜上、『第1タイプの赤色用撮像素子』と呼ぶ)を挙げることができる。また、電荷蓄積用電極を備えていない従来の撮像素子であって、青色に感度を有する撮像素子を、便宜上、『第2タイプの青色用撮像素子』と呼び、緑色に感度を有する撮像素子を、便宜上、『第2タイプの緑色用撮像素子』と呼び、赤色に感度を有する撮像素子を、便宜上、『第2タイプの赤色用撮像素子』と呼び、第2タイプの青色用撮像素子を構成する光電変換層を、便宜上、『第2タイプの青色光電変換層』と呼び、第2タイプの緑色用撮像素子を構成する光電変換層を、便宜上、『第2タイプの緑色光電変換層』と呼び、第2タイプの赤色用撮像素子を構成する光電変換層を、便宜上、『第2タイプの赤色光電変換層』と呼ぶ。
[0052]
 本開示の積層型撮像素子は、少なくとも本開示の撮像素子(光電変換素子)を1つ有するが、具体的には、例えば、
[A]第1タイプの青色用光電変換部、第1タイプの緑色用光電変換部及び第1タイプの赤色用光電変換部が、垂直方向に積層され、
 第1タイプの青色用撮像素子、第1タイプの緑色用撮像素子及び第1タイプの赤色用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
[B]第1タイプの青色用光電変換部及び第1タイプの緑色用光電変換部が、垂直方向に積層され、
 これらの2層の第1タイプの光電変換部の下方に、第2タイプの赤色用光電変換部が配置され、
 第1タイプの青色用撮像素子、第1タイプの緑色用撮像素子及び第2タイプの赤色用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
[C]第1タイプの緑色用光電変換部の下方に、第2タイプの青色用光電変換部及び第2タイプの赤色用光電変換部が配置され、
 第1タイプの緑色用撮像素子、第2タイプの青色用撮像素子及び第2タイプの赤色用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
[D]第1タイプの青色用光電変換部の下方に、第2タイプの緑色用光電変換部及び第2タイプの赤色用光電変換部が配置され、
 第1タイプの青色用撮像素子、第2タイプの緑色用撮像素子及び第2タイプの赤色用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
を挙げることができる。尚、これらの撮像素子の光電変換部の垂直方向における配置順は、光入射方向から青色用光電変換部、緑色用光電変換部、赤色用光電変換部の順、あるいは、光入射方向から緑色用光電変換部、青色用光電変換部、赤色用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は3色の中では最も長い波長であるので、光入射面から見て赤色用光電変換部を最下層に位置させることが好ましい。これらの撮像素子の積層構造によって、1つの画素が構成される。また、第1タイプの赤外線用光電変換部を備えていてもよい。ここで、第1タイプの赤外線用光電変換部の光電変換層は、例えば、有機系材料から構成され、第1タイプの撮像素子の積層構造の最下層であって、第2タイプの撮像素子よりも上に配置することが好ましい。あるいは又、第1タイプの光電変換部の下方に、第2タイプの赤外線用光電変換部を備えていてもよい。
[0053]
 第1タイプの撮像素子にあっては、例えば、第1電極が、半導体基板の上に設けられた層間絶縁層上に形成されている。半導体基板に形成された撮像素子は、裏面照射型とすることもできるし、表面照射型とすることもできる。
[0054]
 光電変換層を有機系材料から構成する場合、光電変換層を、
(1)p型有機半導体から構成する。
(2)n型有機半導体から構成する。
(3)p型有機半導体層/n型有機半導体層の積層構造から構成する。p型有機半導体層/p型有機半導体とn型有機半導体との混合層(バルクヘテロ構造)/n型有機半導体層の積層構造から構成する。p型有機半導体層/p型有機半導体とn型有機半導体との混合層(バルクヘテロ構造)の積層構造から構成する。n型有機半導体層/p型有機半導体とn型有機半導体との混合層(バルクヘテロ構造)の積層構造から構成する。
(4)p型有機半導体とn型有機半導体の混合(バルクヘテロ構造)から構成する。
の4態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。
[0055]
 p型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。n型有機半導体として、フラーレン及びフラーレン誘導体〈例えば、C60や、C70,C74等のフラーレン(高次フラーレン)、内包フラーレン等)又はフラーレン誘導体(例えば、フラーレンフッ化物やPCBMフラーレン化合物、フラーレン多量体等)〉、p型有機半導体よりもHOMO及びLUMOが大きい(深い)有機半導体、透明な無機金属酸化物を挙げることができる。n型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンゾイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンゾオキサゾール誘導体、ベンゾオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。フラーレン誘導体に含まれる基等として、ハロゲン原子;直鎖、分岐若しくは環状のアルキル基若しくはフェニル基;直鎖若しくは縮環した芳香族化合物を有する基;ハロゲン化物を有する基;パーシャルフルオロアルキル基;パーフルオロアルキル基;シリルアルキル基;シリルアルコキシ基;アリールシリル基;アリールスルファニル基;アルキルスルファニル基;アリールスルホニル基;アルキルスルホニル基;アリールスルフィド基;アルキルスルフィド基;アミノ基;アルキルアミノ基;アリールアミノ基;ヒドロキシ基;アルコキシ基;アシルアミノ基;アシルオキシ基;カルボニル基;カルボキシ基;カルボキソアミド基;カルボアルコキシ基;アシル基;スルホニル基;シアノ基;ニトロ基;カルコゲン化物を有する基;ホスフィン基;ホスホン基;これらの誘導体を挙げることができる。有機系材料から構成された光電変換層(『有機光電変換層』と呼ぶ場合がある)の厚さは、限定するものではないが、例えば、1×10 -8m乃至5×10 -7m、好ましくは2.5×10 -8m乃至3×10 -7m、より好ましくは2.5×10 -8m乃至2×10 -7m、一層好ましくは1×10 -7m乃至1.8×10 -7mを例示することができる。尚、有機半導体は、p型、n型と分類されることが多いが、p型とは正孔を輸送し易いという意味であり、n型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。
[0056]
 あるいは又、緑色の波長の光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素(サブフタロシアニン誘導体)等を挙げることができるし、青色の光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス-8-ヒドリキシキノリアルミニウム(Alq3)、メラシアニン系色素等を挙げることができるし、赤色の光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素(サブフタロシアニン誘導体)を挙げることができる。
[0057]
 あるいは又、光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるCIGS(CuInGaSe)、CIS(CuInSe 2)、CuInS 2、CuAlS 2、CuAlSe 2、CuGaS 2、CuGaSe 2、AgAlS 2、AgAlSe 2、AgInS 2、AgInSe 2、あるいは又、III-V族化合物であるGaAs、InP、AlGaAs、InGaP、AlGaInP、InGaAsP、更には、CdSe、CdS、In 2Se 3、In 23、Bi 2Se 3、Bi 23、ZnSe、ZnS、PbSe、PbS等の化合物半導体を挙げることができる。加えて、これらの材料から成る量子ドットを光電変換層に使用することも可能である。
[0058]
 あるいは又、光電変換層を、下層半導体層と、上層光電変換層の積層構造とすることができる。このように下層半導体層を設けることで、電荷蓄積時の再結合を防止することができ、光電変換層に蓄積した電荷の第1電極への転送効率を増加させることができるし、暗電流の生成を抑制することができる。上層光電変換層を構成する材料は、上記の光電変換層を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層を構成する材料として、バンドギャップエネルギーの値が大きく(例えば、3.0eV以上のバンドギャップエネルギーの値)、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましい。具体的には、IGZO等の酸化物半導体材料;遷移金属ダイカルコゲナイド;シリコンカーバイド;ダイヤモンド;グラフェン;カーボンナノチューブ;縮合多環炭化水素化合物や縮合複素環化合物等の有機半導体材料を挙げることができる。あるいは又、下層半導体層を構成する材料として、蓄積すべき電荷が電子である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を挙げることができるし、蓄積すべき電荷が正孔である場合、光電変換層を構成する材料の電子親和力よりも小さな電子親和力を有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は1×10 18cm -3以下であることが好ましい。下層半導体層は、単層構成であってもよいし、多層構成であってもよい。また、電荷蓄積用電極の上方に位置する下層半導体層を構成する材料と、第1電極の上方に位置する下層半導体層を構成する材料とを、異ならせてもよい。
[0059]
 本開示の第1の態様~第4の態様に係る固体撮像装置によって、単板式カラー固体撮像装置を構成することができる。
[0060]
 積層型撮像素子を備えた本開示の第2の態様あるいは第4の態様に係る固体撮像装置にあっては、ベイヤ配列の撮像素子を備えた固体撮像装置と異なり(即ち、カラーフィルタを用いて青色、緑色、赤色の分光を行うのではなく)、同一画素内で光の入射方向において、複数種の波長の光に対して感度を有する撮像素子を積層して1つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、有機系材料は吸収係数が高いため、有機光電変換層の膜厚を従来のSi系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のSi系撮像素子では3色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、積層型撮像素子を備えた本開示の第2の態様あるいは第4の態様に係る固体撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタとしても機能するので、カラーフィルタを配設しなくとも色分離が可能である。
[0061]
 一方、本開示の第1の態様、第2の態様あるいは第3の態様に係る固体撮像装置にあっては、カラーフィルタを用いることで、青色、緑色、赤色の分光特性への要求を緩和することができるし、また、高い量産性を有する。本開示の第1の態様、第2の態様あるいは第3の態様に係る固体撮像装置における撮像素子の配列として、ベイヤ配列の他、インターライン配列、GストライプRB市松配列、GストライプRB完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、MOS型配列、改良MOS型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、1つの撮像素子によって1つの画素(あるいは副画素)が構成される。
[0062]
 本開示の撮像素子あるいは本開示の積層型撮像素子が複数配列された画素領域は、2次元アレイ状に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。
[0063]
 以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、光が照射され、光電変換層で光電変換が生じ、正孔(ホール)と電子がキャリア分離される。そして、正孔が取り出される電極を陽極、電子が取り出される電極を陰極とする。第1電極が陽極を構成し、第2電極が陰極を構成する形態もあるし、逆に、第1電極が陰極を構成し、第2電極が陽極を構成する形態もある。
[0064]
 積層型撮像素子を構成する場合、第1電極、電荷蓄積用電極、転送制御用電極、電荷排出電極及び第2電極は透明導電材料から成る構成とすることができる。尚、第1電極、電荷蓄積用電極、転送制御用電極及び電荷排出電極を総称して、『第1電極等』と呼ぶ場合がある。あるいは又、本開示の撮像素子等が、例えばベイヤ配列のように平面に配される場合には、第2電極は透明導電材料から成り、第1電極等は金属材料から成る構成とすることができ、この場合、具体的には、光入射側に位置する第2電極は透明導電材料から成り、第1電極等は、例えば、Al-Nd(アルミニウム及びネオジウムの合金)又はASC(アルミニウム、サマリウム及び銅の合金)から成る構成とすることができる。尚、透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、透明導電材料のバンドギャップエネルギーは、2.5eV以上、好ましくは3.1eV以上であることが望ましい。透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム-錫酸化物(ITO,Indium Tin Oxide,SnドープのIn 23、結晶性ITO及びアモルファスITOを含む)、酸化亜鉛にドーパントとしてインジウムを添加したインジウム-亜鉛酸化物(IZO,Indium Zinc Oxide)、酸化ガリウムにドーパントとしてインジウムを添加したインジウム-ガリウム酸化物(IGO)、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム-ガリウム-亜鉛酸化物(IGZO,In-GaZnO 4)、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム-錫-亜鉛酸化物(ITZO)、IFO(FドープのIn 23)、酸化錫(SnO 2)、ATO(SbドープのSnO 2)、FTO(FドープのSnO 2)、酸化亜鉛(他元素をドープしたZnOを含む)、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム-亜鉛酸化物(AZO)、酸化亜鉛にドーパントとしてガリウムを添加したガリウム-亜鉛酸化物(GZO)、酸化チタン(TiO 2)、酸化チタンにドーパントとしてニオブを添加したニオブ-チタン酸化物(TNO)、酸化アンチモン、スピネル型酸化物、YbFe 24構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、2×10 -8m乃至2×10 -7m、好ましくは3×10 -8m乃至1×10 -7mを挙げることができる。第1電極が透明性を要求される場合、製造プロセスの簡素化といった観点から、電荷排出電極も透明導電材料から構成することが好ましい。
[0065]
 あるいは又、透明性が不要である場合、正孔を取り出す電極としての機能を有する陽極を構成する導電材料として、高仕事関数(例えば、φ=4.5eV~5.5eV)を有する導電材料から構成することが好ましく、具体的には、金(Au)、銀(Ag)、クロム(Cr)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、鉄(Fe)、イリジウム(Ir)、ゲルマニウム(Ge)、オスミウム(Os)、レニウム(Re)、テルル(Te)を例示することができる。一方、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数(例えば、φ=3.5eV~4.5eV)を有する導電材料から構成することが好ましく、具体的には、アルカリ金属(例えばLi、Na、K等)及びそのフッ化物又は酸化物、アルカリ土類金属(例えばMg、Ca等)及びそのフッ化物又は酸化物、アルミニウム(Al)、亜鉛(Zn)、錫(Sn)、タリウム(Tl)、ナトリウム-カリウム合金、アルミニウム-リチウム合金、マグネシウム-銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陽極や陰極を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、銅(Cu)、チタン(Ti)、インジウム(In)、錫(Sn)、鉄(Fe)、コバルト(Co)、モリブデン(Mo)等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性材料を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、陽極や陰極を構成する材料として、ポリ(3,4-エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]といった有機材料(導電性高分子)を挙げることもできる。また、これらの導電性材料をバインダー(高分子)に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。
[0066]
 第1電極等や第2電極(陽極や陰極)の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、物理的気相成長法(PVD法)及び化学的気相成長法(CVD法)を挙げることができる。PVD法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、EB(電子ビーム)蒸着法、各種スパッタリング法(マグネトロンスパッタリング法、RF-DC結合形バイアススパッタリング法、ECRスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法)、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、CVD法として、プラズマCVD法、熱CVD法、有機金属(MO)CVD法、光CVD法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。第1電極等や第2電極の平坦化技術として、レーザー平坦化法、リフロー法、CMP(Chemical Mechanical Polishing)法等を用いることができる。
[0067]
 絶縁層を構成する材料として、酸化ケイ素系材料;窒化ケイ素(SiN Y);酸化アルミニウム(Al 23)等の金属酸化物高誘電絶縁材料に例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート(PMMA);ポリビニルフェノール(PVP);ポリビニルアルコール(PVA);ポリイミド;ポリカーボネート(PC);ポリエチレンテレフタレート(PET);ポリスチレン;N-2(アミノエチル)3-アミノプロピルトリメトキシシラン(AEAPTMS)、3-メルカプトプロピルトリメトキシシラン(MPTMS)、オクタデシルトリクロロシラン(OTS)等のシラノール誘導体(シランカップリング剤);ノボラック型フェノール樹脂;フッ素系樹脂;オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料(有機ポリマー)を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン(SiO X)、BPSG、PSG、BSG、AsSG、PbSG、酸化窒化シリコン(SiON)、SOG(スピンオングラス)、低誘電率材料(例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機SOG)を例示することができる。各種層間絶縁層や絶縁膜を構成する材料も、これらの材料から適宜選択すればよい。
[0068]
 制御部を構成する浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造は、従来の浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造と同様とすることができる。駆動回路も周知の構成、構造とすることができる。
[0069]
 第1電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されているが、第1電極と浮遊拡散層及び増幅トランジスタのゲート部との接続のためにコンタクトホール部を形成すればよい。コンタクトホール部を構成する材料として、不純物がドーピングされたポリシリコンや、タングステン、Ti、Pt、Pd、Cu、TiW、TiN、TiNW、WSi 2、MoSi 2等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造(例えば、Ti/TiN/W)を例示することができる。
[0070]
 有機光電変換層と第1電極との間に、第1キャリアブロッキング層を設けてもよいし、有機光電変換層と第2電極との間に、第2キャリアブロッキング層を設けてもよい。また、第1キャリアブロッキング層と第1電極との間に第1電荷注入層を設けてもよいし、第2キャリアブロッキング層と第2電極との間に第2電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム(Li)、ナトリウム(Na)、カリウム(K)といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム(Mg)、カルシウム(Ca)といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。
[0071]
 各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱、電子ビーム加熱を用いた真空蒸着法、フラッシュ蒸着法、プラズマ蒸着法、EB蒸着法、各種スパッタリング法(2極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、RF-DC結合形バイアススパッタリング法、ECRスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法、イオンビームスパッタリング法)、DC(Direct Current)法、RF法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法や反応性イオンプレーティング法等の各種イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法、分子線エピタキシー法(MBE法)を挙げることができる。また、CVD法として、プラズマCVD法、熱CVD法、MOCVD法、光CVD法を挙げることができる。一方、湿式法として、具体的には、スピンコート法;浸漬法;キャスト法;マイクロコンタクトプリント法;ドロップキャスト法;スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法;スタンプ法;スプレー法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。尚、塗布法においては、溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザー平坦化法、リフロー法等を用いることができる。
[0072]
 撮像素子あるいは固体撮像装置には、前述したとおり、必要に応じて、オンチップ・マイクロ・レンズや遮光層を設けてもよいし、撮像素子を駆動するための駆動回路や配線が設けられている。必要に応じて、撮像素子への光の入射を制御するためのシャッターを配設してもよいし、固体撮像装置の目的に応じて光学カットフィルタを具備してもよい。
[0073]
 例えば、固体撮像装置を読出し用集積回路(ROIC)と積層する場合、読出し用集積回路及び銅(Cu)から成る接続部が形成された駆動用基板と、接続部が形成された撮像素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができるし、接続部同士をハンダバンプ等を用いて接合することもできる。
実施例 1
[0074]
 実施例1は、本開示の第1の態様及び本開示の第6の態様に係る撮像素子、本開示の積層型撮像素子、及び、本開示の第4の態様に係る固体撮像装置に関する。
[0075]
 実施例1の撮像素子、積層型撮像素子の模式的な一部断面図を図1に示し、電荷蓄積用電極、光電変換層及び第2電極が積層された部分を拡大した模式的な一部断面図を図2に示し、実施例1の撮像素子、積層型撮像素子の等価回路図を図3及び図4に示し、実施例1の撮像素子を構成する第1電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図5に示し、実施例1の撮像素子の動作時の各部位における電位の状態を模式的に図6に示す。また、実施例1の撮像素子を構成する第1電極及び電荷蓄積用電極の模式的な配置図を図7に示し、実施例1の撮像素子を構成する第1電極、電荷蓄積用電極、第2電極及びコンタクトホール部の模式的な透視斜視図を図8に示し、実施例1の固体撮像装置の概念図を図9に示す。尚、図3及び図4においては、図面の簡素化のために、絶縁層セグメントの厚さを一定の厚さにて図示している。
[0076]
 実施例1の撮像素子(例えば、後述する緑色用撮像素子)、あるいは又、後述する実施例2~実施例6、実施例9~実施例11の撮像素子は、第1電極11、光電変換層15及び第2電極16が積層されて成る光電変換部を備えており、光電変換部は、更に、第1電極11と離間して配置され、且つ、絶縁層82を介して光電変換層15と対向して配置された電荷蓄積用電極12を備えている。
[0077]
 また、実施例1の積層型撮像素子は、実施例1~実施例6の撮像素子を少なくとも1つ、実施例1~実施例6にあっては実施例1の撮像素子を1つ、有する。
[0078]
 更には、実施例1の固体撮像装置は、実施例1の積層型撮像素子を、複数、備えている。
[0079]
 ここで、実施例1の撮像素子あるいは後述する実施例2~実施例6、実施例9~実施例11の撮像素子において、
 光電変換部は、N個(但し、N≧2)の光電変換部セグメント(具体的には、各実施例にあっては、3つの光電変換部セグメント10 1,10 2,10 3)から構成されており、
 光電変換層15は、N個の光電変換層セグメント(具体的には、各実施例にあっては、3つの光電変換層セグメント15 1,15 2,15 3)から構成されており、
 絶縁層82は、N個の絶縁層セグメント(具体的には、各実施例にあっては、3つの絶縁層セグメント82 1,82 2,82 3)から構成されており、
 実施例1~実施例3において、電荷蓄積用電極12は、N個の電荷蓄積用電極セグメント(具体的には、各実施例にあっては、3つの電荷蓄積用電極セグメント12 1,12 2,12 3)から構成されており、
 実施例4~実施例5において、場合によっては、実施例3において、電荷蓄積用電極12は、相互に離間されて配置された、N個の電荷蓄積用電極セグメント(具体的には、各実施例にあっては、3つの電荷蓄積用電極セグメント12 1,12 2,12 3)から構成されており、
 第n番目(但し、n=1,2,3・・・N)の光電変換部セグメント10 nは、第n番目の電荷蓄積用電極セグメント12 n、第n番目の絶縁層セグメント82 n及び第n番目の光電変換層セグメント15 nから構成されており、
 nの値が大きい光電変換部セグメントほど、第1電極11から離れて位置する。
[0080]
 あるいは又、実施例1の撮像素子あるいは後述する実施例2、実施例5の撮像素子は、
 第1電極11、光電変換層15及び第2電極16が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極11と離間して配置され、且つ、絶縁層82を介して光電変換層15と対向して配置された電荷蓄積用電極12を備えており、
 電荷蓄積用電極12と絶縁層82と光電変換層15の積層方向をZ方向、第1電極11から離れる方向をX方向としたとき、YZ仮想平面で電荷蓄積用電極12と絶縁層82と光電変換層15が積層された積層部分を切断したときの積層部分の断面積は、第1電極からの距離に依存して変化する。
[0081]
 更に、実施例1の撮像素子にあっては、第1番目の光電変換部セグメント10 1から第N番目の光電変換部セグメント10 Nに亙り、絶縁層セグメントの厚さが、漸次、変化している。具体的には、絶縁層セグメントの厚さは、漸次、厚くなっている。あるいは又、実施例1の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さは、第1電極11からの距離に依存して、漸次、厚くなっている。尚、絶縁層セグメントの厚さは、階段状に厚くなっている。第n番目の光電変換部セグメント10 n内における絶縁層セグメント82 nの厚さは一定とした。第n番目の光電変換部セグメント10 nにおける絶縁層セグメント82 nの厚さを「1」としたとき、第(n+1)番目の光電変換部セグメント10 (n+1)における絶縁層セグメント82 (n+1)の厚さとして、2乃至10を例示することができるが、このような値に限定するものではない。実施例1にあっては、電荷蓄積用電極セグメント12 1,12 2,12 3の厚さを漸次薄くすることで、絶縁層セグメント82 1,82 2,82 3の厚さを漸次厚くしている。光電変換層セグメント15 1,15 2,15 3の厚さは一定である。
[0082]
 そして、実施例1あるいは後述する実施例2~実施例6、実施例9~実施例11の撮像素子において、半導体基板(より具体的には、シリコン半導体層)70を更に備えており、光電変換部は、半導体基板70の上方に配置されている。また、半導体基板70に設けられ、第1電極11が接続された駆動回路を有する制御部を更に備えている。ここで、半導体基板70における光入射面を上方とし、半導体基板70の反対側を下方とする。半導体基板70の下方には複数の配線から成る配線層62が設けられている。また、半導体基板70には、制御部を構成する少なくとも浮遊拡散層FD 1及び増幅トランジスタTR1 ampが設けられており、第1電極11は、浮遊拡散層FD 1及び増幅トランジスタTR1 ampのゲート部に接続されている。半導体基板70には、更に、制御部を構成するリセット・トランジスタTR1 rst及び選択トランジスタTR1 selが設けられている。また、浮遊拡散層FD 1は、リセット・トランジスタTR1 rstの一方のソース/ドレイン領域に接続されており、増幅トランジスタTR1 ampの一方のソース/ドレイン領域は、選択トランジスタTR1 selの一方のソース/ドレイン領域に接続されており、選択トランジスタTR1 selの他方のソース/ドレイン領域は信号線VSL 1に接続されている。これらの増幅トランジスタTR1 amp、リセット・トランジスタTR1 rst及び選択トランジスタTR1 selは、駆動回路を構成する。
[0083]
 具体的には、実施例1の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、緑色の光を吸収する第1タイプの緑色光電変換層を備えた緑色に感度を有する第1タイプの実施例1の緑色用撮像素子(以下、『第1撮像素子』と呼ぶ)、青色の光を吸収する第2タイプの青色光電変換層を備えた青色に感度を有する第2タイプの従来の青色用撮像素子(以下、『第2撮像素子』と呼ぶ)、赤色の光を吸収する第2タイプの赤色光電変換層を備えた赤色に感度を有する第2タイプの従来の赤色用撮像素子(以下、『第3撮像素子』と呼ぶ)の3つの撮像素子が積層された構造を有する。ここで赤色用撮像素子(第3撮像素子)及び青色用撮像素子(第2撮像素子)は、半導体基板70内に設けられており、第2撮像素子の方が、第3撮像素子よりも光入射側に位置する。また、緑色用撮像素子(第1撮像素子)は、青色用撮像素子(第2撮像素子)の上方に設けられている。第1撮像素子、第2撮像素子及び第3撮像素子の積層構造によって、1画素が構成される。カラーフィルタは設けられていない。
[0084]
 第1撮像素子にあっては、層間絶縁層81上に、第1電極11及び電荷蓄積用電極12が、離間して形成されている。層間絶縁層81及び電荷蓄積用電極12は、絶縁層82によって覆われている。絶縁層82上には光電変換層15が形成され、光電変換層15上には第2電極16が形成されている。第2電極16を含む全面には、保護層83が形成されており、保護層83上にオンチップ・マイクロ・レンズ90が設けられている。第1電極11、電荷蓄積用電極12及び第2電極16は、例えば、ITO(仕事関数:約4.4eV)から成る透明電極から構成されている。光電変換層15は、少なくとも緑色に感度を有する周知の有機光電変換材料(例えば、ローダミン系色素、メラシアニン系色素、キナクリドン等の有機系材料)を含む層から構成されている。また、光電変換層15は、更に、電荷蓄積に適した材料層を含む構成であってもよい。即ち、光電変換層15と第1電極11との間に(例えば、接続部67内に)、更に、電荷蓄積に適した材料層が形成されていてもよい。層間絶縁層81や絶縁層82、保護層83は、周知の絶縁材料(例えば、SiO 2やSiN)から構成されている。光電変換層15と第1電極11とは、絶縁層82に設けられた接続部67によって接続されている。接続部67内には、光電変換層15が延在している。即ち、光電変換層15は、絶縁層82に設けられた開口部84内を延在し、第1電極11と接続されている。
[0085]
 電荷蓄積用電極12は駆動回路に接続されている。具体的には、電荷蓄積用電極12は、層間絶縁層81内に設けられた接続孔66、パッド部64及び配線V OAを介して、駆動回路を構成する垂直駆動回路112に接続されている。
[0086]
 電荷蓄積用電極12の大きさは第1電極11よりも大きい。電荷蓄積用電極12の面積をS 1’、第1電極11の面積をS 1としたとき、限定するものではないが、
4≦S 1’/S 1
を満足することが好ましく、実施例1にあっては、限定するものではないが、例えば、
1’/S 1=8
とした。尚、実施例1あるいは後述する実施例2~実施例4にあっては、3つの光電変換部セグメント10 1,10 2,10 3)の大きさを同じ大きさとし、平面形状も同じとした。
[0087]
 半導体基板70の第1面(おもて面)70Aの側には素子分離領域71が形成され、また、半導体基板70の第1面70Aには酸化膜72が形成されている。更には、半導体基板70の第1面側には、第1撮像素子の制御部を構成するリセット・トランジスタTR1 rst、増幅トランジスタTR1 amp及び選択トランジスタTR1 selが設けられ、更に、第1浮遊拡散層FD 1が設けられている。
[0088]
 リセット・トランジスタTR1 rstは、ゲート部51、チャネル形成領域51A、及び、ソース/ドレイン領域51B,51Cから構成されている。リセット・トランジスタTR1 rstのゲート部51はリセット線RST 1に接続され、リセット・トランジスタTR1 rstの一方のソース/ドレイン領域51Cは、第1浮遊拡散層FD 1を兼ねており、他方のソース/ドレイン領域51Bは、電源V DDに接続されている。
[0089]
 第1電極11は、層間絶縁層81内に設けられた接続孔65、パッド部63、半導体基板70及び層間絶縁層76に形成されたコンタクトホール部61、層間絶縁層76に形成された配線層62を介して、リセット・トランジスタTR1 rstの一方のソース/ドレイン領域51C(第1浮遊拡散層FD 1)に接続されている。
[0090]
 増幅トランジスタTR1 ampは、ゲート部52、チャネル形成領域52A、及び、ソース/ドレイン領域52B,52Cから構成されている。ゲート部52は配線層62を介して、第1電極11及びリセット・トランジスタTR1 rstの一方のソース/ドレイン領域51C(第1浮遊拡散層FD 1)に接続されている。また、一方のソース/ドレイン領域52Bは、リセット・トランジスタTR1 rstを構成する他方のソース/ドレイン領域51Bと、領域を共有しており、電源V DDに接続されている。
[0091]
 選択トランジスタTR1 selは、ゲート部53、チャネル形成領域53A、及び、ソース/ドレイン領域53B,53Cから構成されている。ゲート部53は、選択線SEL 1に接続されている。また、一方のソース/ドレイン領域53Bは、増幅トランジスタTR1 ampを構成する他方のソース/ドレイン領域52Cと、領域を共有しており、他方のソース/ドレイン領域53Cは、信号線(データ出力線)VSL 1(117)に接続されている。
[0092]
 第2撮像素子は、半導体基板70に設けられたn型半導体領域41を光電変換層として備えている。縦型トランジスタから成る転送トランジスタTR2 trsのゲート部45が、n型半導体領域41まで延びており、且つ、転送ゲート線TG 2に接続されている。また、転送トランジスタTR2 trsのゲート部45の近傍の半導体基板70の領域45Cには、第2浮遊拡散層FD 2が設けられている。n型半導体領域41に蓄積された電荷は、ゲート部45に沿って形成される転送チャネルを介して第2浮遊拡散層FD 2に読み出される。
[0093]
 第2撮像素子にあっては、更に、半導体基板70の第1面側に、第2撮像素子の制御部を構成するリセット・トランジスタTR2 rst、増幅トランジスタTR2 amp及び選択トランジスタTR2 selが設けられている。
[0094]
 リセット・トランジスタTR2 rstは、ゲート部、チャネル形成領域、及び、ソース/ドレイン領域から構成されている。リセット・トランジスタTR2 rstのゲート部はリセット線RST 2に接続され、リセット・トランジスタTR2 rstの一方のソース/ドレイン領域は電源V DDに接続され、他方のソース/ドレイン領域は、第2浮遊拡散層FD 2を兼ねている。
[0095]
 増幅トランジスタTR2 ampは、ゲート部、チャネル形成領域、及び、ソース/ドレイン領域から構成されている。ゲート部は、リセット・トランジスタTR2 rstの他方のソース/ドレイン領域(第2浮遊拡散層FD 2)に接続されている。また、一方のソース/ドレイン領域は、リセット・トランジスタTR2 rstを構成する一方のソース/ドレイン領域と、領域を共有しており、電源V DDに接続されている。
[0096]
 選択トランジスタTR2 selは、ゲート部、チャネル形成領域、及び、ソース/ドレイン領域から構成されている。ゲート部は、選択線SEL 2に接続されている。また、一方のソース/ドレイン領域は、増幅トランジスタTR2 ampを構成する他方のソース/ドレイン領域と、領域を共有しており、他方のソース/ドレイン領域は、信号線(データ出力線)VSL 2に接続されている。
[0097]
 第3撮像素子は、半導体基板70に設けられたn型半導体領域43を光電変換層として備えている。転送トランジスタTR3 trsのゲート部46は転送ゲート線TG 3に接続されている。また、転送トランジスタTR3 trsのゲート部46の近傍の半導体基板70の領域46Cには、第3浮遊拡散層FD 3が設けられている。n型半導体領域43に蓄積された電荷は、ゲート部46に沿って形成される転送チャネル46Aを介して第3浮遊拡散層FD 3に読み出される。
[0098]
 第3撮像素子にあっては、更に、半導体基板70の第1面側に、第3撮像素子の制御部を構成するリセット・トランジスタTR3 rst、増幅トランジスタTR3 amp及び選択トランジスタTR3 selが設けられている。
[0099]
 リセット・トランジスタTR3 rstは、ゲート部、チャネル形成領域、及び、ソース/ドレイン領域から構成されている。リセット・トランジスタTR3 rstのゲート部はリセット線RST 3に接続され、リセット・トランジスタTR3 rstの一方のソース/ドレイン領域は電源V DDに接続され、他方のソース/ドレイン領域は、第3浮遊拡散層FD 3を兼ねている。
[0100]
 増幅トランジスタTR3 ampは、ゲート部、チャネル形成領域、及び、ソース/ドレイン領域から構成されている。ゲート部は、リセット・トランジスタTR3 rstの他方のソース/ドレイン領域(第3浮遊拡散層FD 3)に接続されている。また、一方のソース/ドレイン領域は、リセット・トランジスタTR3 rstを構成する一方のソース/ドレイン領域と、領域を共有しており、電源V DDに接続されている。
[0101]
 選択トランジスタTR3 selは、ゲート部、チャネル形成領域、及び、ソース/ドレイン領域から構成されている。ゲート部は、選択線SEL 3に接続されている。また、一方のソース/ドレイン領域は、増幅トランジスタTR3 ampを構成する他方のソース/ドレイン領域と、領域を共有しており、他方のソース/ドレイン領域は、信号線(データ出力線)VSL 3に接続されている。
[0102]
 リセット線RST 1,RST 2,RST 3、選択線SEL 1,SEL 2,SEL 3、転送ゲート線TG 2,TG 3は、駆動回路を構成する垂直駆動回路112に接続され、信号線(データ出力線)VSL 1,VSL 2,VSL 3は、駆動回路を構成するカラム信号処理回路113に接続されている。
[0103]
 n型半導体領域43と半導体基板70の表面70Aとの間にはp +層44が設けられており、暗電流発生を抑制している。n型半導体領域41とn型半導体領域43との間には、p +層42が形成されており、更には、n型半導体領域43の側面の一部はp +層42によって囲まれている。半導体基板70の裏面70Bの側には、p +層73が形成されており、p +層73から半導体基板70の内部のコンタクトホール部61を形成すべき部分には、HfO 2膜74及び絶縁膜75が形成されている。層間絶縁層76には、複数の層に亙り配線が形成されているが、図示は省略した。
[0104]
 HfO 2膜74は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。尚、HfO 2膜の代わりに、酸化アルミニウム(Al 23)膜、酸化ジルコニウム(ZrO 2)膜、酸化タンタル(Ta 25)膜、酸化チタン(TiO 2)膜、酸化ランタン(La 23)膜、酸化プラセオジム(Pr 23)膜、酸化セリウム(CeO 2)膜、酸化ネオジム(Nd 23)膜、酸化プロメチウム(Pm 23)膜、酸化サマリウム(Sm 23)膜、酸化ユウロピウム(Eu 23)膜、酸化ガドリニウム((Gd 23)膜、酸化テルビウム(Tb 23)膜、酸化ジスプロシウム(Dy 23)膜、酸化ホルミウム(Ho 23)膜、酸化ツリウム(Tm 23)膜、酸化イッテルビウム(Yb 23)膜、酸化ルテチウム(Lu 23)膜、酸化イットリウム(Y 23)膜、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜、酸窒化アルミニウム膜を用いることもできる。これらの膜の成膜方法として、例えば、CVD法、PVD法、ALD法が挙げることができる。
[0105]
 以下、図6を参照して、実施例1の撮像素子(第1撮像素子)の動作を説明する。ここで、第1電極11の電位を第2電極の電位よりも高くした。即ち、例えば、第1電極11を正の電位とし、第2電極を負の電位とし、光電変換層15において光電変換され、電子が浮遊拡散層に読み出される。他の実施例においても同様とする。尚、第1電極11を負の電位とし、第2電極を正の電位とし、光電変換層15において光電変換に基づき生成した正孔が浮遊拡散層に読み出される形態にあっては、以下の述べる電位の高低を逆にすればよい。
[0106]
 図6、後述する実施例5における図20、図21中で使用している符号は、以下のとおりである。
PA・・・・・・・電荷蓄積用電極12と対向した光電変換層15の領域の点PAにおける電位、あるいは、電荷蓄積用電極セグメント12 3と対向した光電変換層15の領域の点PAにおける電位
PB・・・・・・・電荷蓄積用電極12と第1電極11の中間に位置する領域と対向した光電変換層15の領域の点PBにおける電位、又は、あるいは、電荷蓄積用電極セグメント12 2と対向した光電変換層15の領域の点PBにおける電位
PC・・・・・・・第1電極11と対向した光電変換層15の領域の点PCにおける電位、あるいは、電荷蓄積用電極セグメント12 1と対向した光電変換層15の領域の点PCにおける電位
PD・・・・・・・電荷蓄積用電極セグメント12 3と第1電極11の中間に位置する領域と対向した光電変換層15の領域の点PDにおける電位
FD・・・・・・・第1浮遊拡散層FD 1における電位
VOA・・・・・・電荷蓄積用電極12における電位
VOA1・・・・・第1番目の電荷蓄積用電極セグメント12 1における電位
VOA2・・・・・第2番目の電荷蓄積用電極セグメント12 2における電位
VOA3・・・・・第3番目の電荷蓄積用電極セグメント12 3における電位
RST・・・・・・リセット・トランジスタTR1 rstのゲート部51における電位
VDD・・・・・・電源の電位
VSL_1・・・・信号線(データ出力線)VSL 1
TR1_rst・・リセット・トランジスタTR1 rst
TR1_amp・・増幅トランジスタTR1 amp
TR1_sel・・選択トランジスタTR1 sel
[0107]
 電荷蓄積期間においては、駆動回路から、第1電極11に電位V 11が印加され、電荷蓄積用電極12に電位V 12が印加される。光電変換層15に入射された光によって光電変換層15において光電変換が生じる。光電変換によって生成した正孔は、第2電極16から配線V OUを介して駆動回路へと送出される。一方、第1電極11の電位を第2電極16の電位よりも高くしたので、即ち、例えば、第1電極11に正の電位が印加され、第2電極16に負の電位が印加されるとしたので、V 12≧V 11、好ましくは、V 12>V 11とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極12に引き付けられ、電荷蓄積用電極12と対向した光電変換層15の領域に止まる。即ち、光電変換層15に電荷が蓄積される。V 12>V 11であるが故に、光電変換層15の内部に生成した電子が、第1電極11に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極12と対向した光電変換層15の領域における電位は、より負側の値となる。
[0108]
 実施例1の撮像素子にあっては、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用しているので、電荷蓄積期間において、V 12≧V 11といった状態になると、第n番目の光電変換部セグメント10 nの方が、第(n+1)番目の光電変換部セグメント10 (n+1)よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第1番目の光電変換部セグメント10 1から第1電極11への電荷の流れを確実に防止することができる。
[0109]
 電荷蓄積期間の後期において、リセット動作がなされる。これによって、第1浮遊拡散層FD 1の電位がリセットされ、第1浮遊拡散層FD 1の電位は電源の電位V DDとなる。
[0110]
 リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第1電極11に電位V 21が印加され、電荷蓄積用電極12に電位V 22が印加される。ここで、V 22<V 21とする。これによって、電荷蓄積用電極12と対向した光電変換層15の領域に止まっていた電子は、第1電極11、更には、第1浮遊拡散層FD 1へと読み出される。即ち、光電変換層15に蓄積された電荷が制御部に読み出される。
[0111]
 より具体的には、電荷転送期間において、V 22<V 21といった状態になると、第1番目の光電変換部セグメント10 1から第1電極11への電荷の流れ、第(n+1)番目の光電変換部セグメント10 (n+1)から第n番目の光電変換部セグメント10 nへの電荷の流れを、確実に確保することができる。
[0112]
 以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
[0113]
 第1浮遊拡散層FD 1へ電子が読み出された後の増幅トランジスタTR1 amp、選択トランジスタTR1 selの動作は、従来のこれらのトランジスタの動作と同じである。また、第2撮像素子、第3撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。また、第1浮遊拡散層FD 1のリセットノイズは、従来と同様に、相関2重サンプリング(CDS,Correlated Double Sampling)処理によって除去することができる。
[0114]
 以上のとおり、実施例1にあっては、あるいは、後述する実施例1~実施例6、実施例9~実施例11の撮像素子にあっては、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層と絶縁層と電荷蓄積用電極とによって一種のキャパシタが形成され、光電変換層の電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、kTCノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。また、全画素を一斉にリセットすることができるので、所謂グローバルシャッター機能を実現することができる。
[0115]
 しかも、実施例1の撮像素子にあっては、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているので、あるいは又、YZ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第1電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
[0116]
 図9に、実施例1の固体撮像装置の概念図を示す。実施例1の固体撮像装置100は、積層型撮像素子101が2次元アレイ状に配列された撮像領域111、並びに、その駆動回路(周辺回路)としての垂直駆動回路112、カラム信号処理回路113、水平駆動回路114、出力回路115及び駆動制御回路116等から構成されている。尚、これらの回路は周知の回路から構成することができるし、また、他の回路構成(例えば、従来のCCD型固体撮像装置やCMOS型固体撮像装置にて用いられる各種の回路)を用いて構成することができることは云うまでもない。尚、図9において、積層型撮像素子101における参照番号「101」の表示は、1行のみとした。
[0117]
 駆動制御回路116は、垂直同期信号、水平同期信号及びマスター・クロックに基づいて、垂直駆動回路112、カラム信号処理回路113及び水平駆動回路114の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路112、カラム信号処理回路113及び水平駆動回路114に入力される。
[0118]
 垂直駆動回路112は、例えば、シフトレジスタによって構成され、撮像領域111の各積層型撮像素子101を行単位で順次垂直方向に選択走査する。そして、各積層型撮像素子101における受光量に応じて生成した電流(信号)に基づく画素信号(画像信号)は、信号線(データ出力線)117,VSLを介してカラム信号処理回路113に送られる。
[0119]
 カラム信号処理回路113は、例えば、積層型撮像素子101の列毎に配置されており、1行分の積層型撮像素子101から出力される画像信号を撮像素子毎に黒基準画素(図示しないが、有効画素領域の周囲に形成される)からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路113の出力段には、水平選択スイッチ(図示せず)が水平信号線118との間に接続されて設けられる。
[0120]
 水平駆動回路114は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路113の各々を順次選択し、カラム信号処理回路113の各々から信号を水平信号線118に出力する。
[0121]
 出力回路115は、カラム信号処理回路113の各々から水平信号線118を介して順次供給される信号に対して、信号処理を行って出力する。
[0122]
 実施例1の撮像素子、積層型撮像素子の変形例の等価回路図を図10に示し、実施例1の撮像素子の変形例を構成する第1電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図11に示すように、リセット・トランジスタTR1 rstの他方のソース/ドレイン領域51Bを、電源V DDに接続する代わりに、接地してもよい。
[0123]
 実施例1の撮像素子、積層型撮像素子は、例えば、以下の方法で作製することができる。即ち、先ず、SOI基板を準備する。そして、SOI基板の表面に第1シリコン層をエピタキシャル成長法に基づき形成し、この第1シリコン層に、p +層73、n型半導体領域41を形成する。次いで、第1シリコン層上に第2シリコン層をエピタキシャル成長法に基づき形成し、この第2シリコン層に、素子分離領域71、酸化膜72、p +層42、n型半導体領域43、p +層44を形成する。また、第2シリコン層に、撮像素子の制御部を構成する各種トランジスタ等を形成し、更にその上に、配線層62や層間絶縁層76、各種配線を形成した後、層間絶縁層76と支持基板(図示せず)とを貼り合わせる。その後、SOI基板を除去して第1シリコン層を露出させる。尚、第2シリコン層の表面が半導体基板70の表面70Aに該当し、第1シリコン層の表面が半導体基板70の裏面70Bに該当する。また、第1シリコン層と第2シリコン層を纏めて半導体基板70と表現している。次いで、半導体基板70の裏面70Bの側に、コンタクトホール部61を形成するための開口部を形成し、HfO 2膜74、絶縁膜75及びコンタクトホール部61を形成し、更に、パッド部63,64、層間絶縁層81、接続孔65,66、第1電極11、電荷蓄積用電極12、絶縁層82を形成する。次に、接続部67を開口し、光電変換層15、第2電極16、保護層83及びオンチップ・マイクロ・レンズ90を形成する。以上によって、実施例1の撮像素子、積層型撮像素子を得ることができる。
[0124]
 実施例1の撮像素子にあっては、第1電極11、電荷蓄積用電極12及び絶縁層82の形成において、先ず、層間絶縁層81上に、電荷蓄積用電極12 3を形成するための導電材料層を成膜し、導電材料層をパターニングして光電変換部セグメント10 1,10 2,10 3及び第1電極11を形成すべき領域に導電材料層を残すことで、第1電極11の一部及び電荷蓄積用電極12 3を得ることができる。次に、全面に、絶縁層セグメント82 3を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント82 3を得ることができる。次に、全面に、電荷蓄積用電極12 2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント10 1,10 2及び第1電極11を形成すべき領域に導電材料層を残すことで、第1電極11の一部及び電荷蓄積用電極12 2を得ることができる。次に、全面に絶縁層セグメント82 2を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント82 2を得ることができる。次に、全面に、電荷蓄積用電極12 1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント10 1及び第1電極11を形成すべき領域に導電材料層を残すことで、第1電極11及び電荷蓄積用電極12 1を得ることができる。次に、全面に絶縁層を成膜し、平坦化処理を行うことで、絶縁層セグメント82 1(絶縁層82)を得ることができる。そして、絶縁層82上に光電変換層15を形成する。こうして、光電変換部セグメント10 1,10 2,10 3を得ることができる。
実施例 2
[0125]
 実施例2の撮像素子は、本開示の第2の態様及び第6の態様に係る撮像素子に関する。電荷蓄積用電極、光電変換層及び第2電極が積層された部分を拡大した模式的な一部断面図を図12に示すように、実施例2の撮像素子にあっては、第1番目の光電変換部セグメント10 1から第N番目の光電変換部セグメント10 Nに亙り、光電変換層セグメントの厚さが、漸次、変化している。あるいは又、実施例2の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、光電変換層セグメントの厚さを、第1電極11からの距離に依存して漸次、厚くする。より具体的には、光電変換層セグメントの厚さは、漸次、厚くなっている。尚、光電変換層セグメントの厚さは、階段状に厚くなっている。第n番目の光電変換部セグメント10 n内における光電変換層セグメント15 nの厚さは一定とした。第n番目の光電変換部セグメント10 nにおける光電変換層セグメント15 nの厚さを「1」としたとき、第(n+1)番目の光電変換部セグメント10 (n+1)における光電変換層セグメント15 (n+1)の厚さとして、2乃至10を例示することができるが、このような値に限定するものではない。実施例2にあっては、電荷蓄積用電極セグメント12 1,12 2,12 3の厚さを漸次薄くすることで、光電変換層セグメント15 1,15 2,15 3の厚さを漸次厚くしている。絶縁層セグメント82 1,82 2,82 3の厚さは一定である。
[0126]
 実施例2の撮像素子にあっては、光電変換層セグメントの厚さが、漸次、厚くなるので、電荷蓄積期間において、V 12≧V 11といった状態になると、第n番目の光電変換部セグメント10 nの方が、第(n+1)番目の光電変換部セグメント10 (n+1)よりも強い電界が加わり、第1番目の光電変換部セグメント10 1から第1電極11への電荷の流れを確実に防止することができる。そして、電荷転送期間において、V 22<V 21といった状態になると、第1番目の光電変換部セグメント10 1から第1電極11への電荷の流れ、第(n+1)番目の光電変換部セグメント10 (n+1)から第n番目の光電変換部セグメント10 nへの電荷の流れを、確実に確保することができる。
[0127]
 このように、実施例2の撮像素子にあっては、第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているので、あるいは又、YZ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第1電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
[0128]
 実施例2の撮像素子にあっては、第1電極11、電荷蓄積用電極12、絶縁層82及び光電変換層15の形成において、先ず、層間絶縁層81上に、電荷蓄積用電極12 3を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント10 1,10 2,10 3及び第1電極11を形成すべき領域に導電材料層を残すことで、第1電極11の一部及び電荷蓄積用電極12 3を得ることができる。次いで、全面に、電荷蓄積用電極12 2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント10 1,10 2及び第1電極11を形成すべき領域に導電材料層を残すことで、第1電極11の一部及び電荷蓄積用電極12 2を得ることができる。次いで、全面に、電荷蓄積用電極12 1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント10 1及び第1電極11を形成すべき領域に導電材料層を残すことで、第1電極11及び電荷蓄積用電極12 1を得ることができる。次に、全面に絶縁層82をコンフォーマルに成膜する。そして、絶縁層82の上に光電変換層15を形成し、光電変換層15に平坦化処理を施す。こうして、光電変換部セグメント10 1,10 2,10 3を得ることができる。
実施例 3
[0129]
 実施例3は、本開示の第3の態様に係る撮像素子に関する。実施例3の撮像素子、積層型撮像素子の模式的な一部断面図を図13に示す。実施例3の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。ここで、第1番目の光電変換部セグメント10 1から第N番目の光電変換部セグメント10 Nに亙り、絶縁層セグメントを構成する材料の比誘電率の値を、漸次、小さくしている。実施例3の撮像素子にあっては、N個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、N個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、実施例4において説明すると同様に、相互に離間されて配置された電荷蓄積用電極セグメント12 1,12 2,12 3を、パッド部64 1,64 2,64 3を介して、駆動回路を構成する垂直駆動回路112に接続すればよい。
[0130]
 そして、このような構成を採用することで、一種の電荷転送勾配が形成され、電荷蓄積期間において、V 12≧V 11といった状態になると、第n番目の光電変換部セグメントの方が、第(n+1)番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、V 22<V 21といった状態になると、第1番目の光電変換部セグメントから第1電極への電荷の流れ、第(n+1)番目の光電変換部セグメントから第n番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
実施例 4
[0131]
 実施例4は、本開示の第4の態様に係る撮像素子に関する。実施例4の撮像素子、積層型撮像素子の模式的な一部断面図を図14に示す。実施例4の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。ここで、第1番目の光電変換部セグメント10 1から第N番目の光電変換部セグメント10 Nに亙り、絶縁層セグメントを構成する材料の仕事関数の値を、漸次、大きくしている。実施例4の撮像素子にあっては、N個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、N個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、電荷蓄積用電極セグメント12 1,12 2,12 3は、パッド部64 1,64 2,64 3を介して、駆動回路を構成する垂直駆動回路112に接続されている。
実施例 5
[0132]
 実施例5の撮像素子は、本開示の第5の態様に係る撮像素子に係る撮像素子に関する。実施例5における電荷蓄積用電極セグメントの模式的な平面図を図15A、図15B、図16A及び図16Bに示す。また、実施例5の撮像素子、積層型撮像素子の等価回路図を図17及び図18に示し、実施例5の撮像素子を構成する第1電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図19に示し、実施例5の撮像素子の動作時の各部位における電位の状態を模式的に図20、図21に示す。実施例5の撮像素子、積層型撮像素子の模式的な一部断面図は、図14あるいは図23に示すと同様である。実施例5の撮像素子にあっては、第1番目の光電変換部セグメント10 1から第N番目の光電変換部セグメント10 Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。実施例5の撮像素子にあっては、N個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、N個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、実施例4において説明したと同様に、相互に離間されて配置された電荷蓄積用電極セグメント12 1,12 2,12 3を、パッド部64 1,64 2,64 3を介して、駆動回路を構成する垂直駆動回路112に接続すればよい。
[0133]
 実施例5において、電荷蓄積用電極12は、複数の電荷蓄積用電極セグメント12 1,12 2,12 3から構成されている。電荷蓄積用電極セグメントの数は、2以上であればよく、実施例5においては「3」とした。そして、実施例5の撮像素子、積層型撮像素子にあっては、第1電極11の電位が第2電極16の電位よりも高いので、即ち、例えば、第1電極11に正の電位が印加され、第2電極16に負の電位が印加されるので、電荷転送期間において、第1電極11に最も近い所に位置する電荷蓄積用電極セグメント12 1に印加される電位は、第1電極11に最も遠い所に位置する電荷蓄積用電極セグメント12 3に印加される電位よりも高い。このように、電荷蓄積用電極12に電位勾配を付与することで、電荷蓄積用電極12と対向した光電変換層15の領域に止まっていた電子は、第1電極11、更には、第1浮遊拡散層FD 1へと一層確実に読み出される。即ち、光電変換層15に蓄積された電荷が制御部に読み出される。
[0134]
 図20に示す例では、電荷転送期間において、電荷蓄積用電極セグメント12 3の電位<電荷蓄積用電極セグメント12 2の電位<電荷蓄積用電極セグメント12 1の電位とすることで、光電変換層15の領域に止まっていた電子を、一斉に、第1浮遊拡散層FD 1へと読み出す。一方、図21に示す例では、電荷転送期間において、電荷蓄積用電極セグメント12 3の電位、電荷蓄積用電極セグメント12 2の電位、電荷蓄積用電極セグメント12 1の電位を段々と変化させることで(即ち、階段状あるいはスロープ状に変化させることで)、電荷蓄積用電極セグメント12 3と対向する光電変換層15の領域に止まっていた電子を、電荷蓄積用電極セグメント12 2と対向する光電変換層15の領域に移動させ、次いで、電荷蓄積用電極セグメント12 2と対向する光電変換層15の領域に止まっていた電子を、電荷蓄積用電極セグメント12 1と対向する光電変換層15の領域に移動させ、次いで、電荷蓄積用電極セグメント12 1と対向する光電変換層15の領域に止まっていた電子を、第1浮遊拡散層FD 1へと確実に読み出す。
[0135]
 実施例5の撮像素子の変形例を構成する第1電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図22に示すように、リセット・トランジスタTR1 rstの他方のソース/ドレイン領域51Bを、電源V DDに接続する代わりに、接地してもよい。
[0136]
 実施例5の撮像素子にあっても、このような構成を採用することで、一種の電荷転送勾配が形成される。即ち、第1番目の光電変換部セグメント10 1から第N番目の光電変換部セグメント10 Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっているので、電荷蓄積期間において、V 12≧V 11といった状態になると、第n番目の光電変換部セグメントの方が、第(n+1)番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、V 22<V 21といった状態になると、第1番目の光電変換部セグメントから第1電極への電荷の流れ、第(n+1)番目の光電変換部セグメントから第n番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
実施例 6
[0137]
 実施例6は、本開示の第6の態様に係る撮像素子に関する。実施例6の撮像素子、積層型撮像素子の模式的な一部断面図を、図23に示す。また、実施例6における電荷蓄積用電極セグメントの模式的な平面図を図24A及び図24Bに示す。実施例6の撮像素子は、第1電極11、光電変換層15及び第2電極16が積層されて成る光電変換部を備えており、光電変換部は、更に、第1電極11と離間して配置され、且つ、絶縁層82を介して光電変換層15と対向して配置された電荷蓄積用電極12を備えている。そして、電荷蓄積用電極12と絶縁層82と光電変換層15の積層方向をZ方向、第1電極11から離れる方向をX方向としたとき、YZ仮想平面で電荷蓄積用電極12と絶縁層82と光電変換層15が積層された積層部分を切断したときの積層部分の断面積は、第1電極11からの距離に依存して変化する。
[0138]
 具体的には、実施例6の撮像素子にあっては、積層部分の断面の厚さは一定であり、積層部分の断面の幅は、第1電極11から離れるほど狭くなっている。尚、幅は、連続的に狭くなっていてもよいし(図24A参照)、階段状に狭くなっていてもよい(図24B参照)。
[0139]
 このように、実施例5の撮像素子にあっては、YZ仮想平面で電荷蓄積用電極12と絶縁層82と光電変換層15が積層された積層部分を切断したときの積層部分の断面積は、第1電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例 7
[0140]
 実施例7は、本開示の第1の態様及び第2の態様に係る固体撮像装置に関する。
[0141]
 実施例7の固体撮像装置は、
 第1電極11’、光電変換層15及び第2電極16が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極11’と離間して配置され、且つ、絶縁層82を介して光電変換層15と対向して配置された電荷蓄積用電極12’を備えた撮像素子を、複数、有しており、
 複数の撮像素子から撮像素子ブロックが構成されており、
 撮像素子ブロックを構成する複数の撮像素子において第1電極11’が共有されている。
[0142]
 あるいは又、実施例7の固体撮像装置は、実施例1~実施例6において説明した撮像素子を、複数、備えている。
[0143]
 実施例7にあっては、複数の撮像素子に対して1つの浮遊拡散層が設けられる。そして、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が1つの浮遊拡散層を共有することが可能となる。そして、この場合、複数の撮像素子が1つのコンタクトホール部を共有することが可能である。
[0144]
 尚、撮像素子ブロックを構成する複数の撮像素子において第1電極11’が共有されている点を除き、実施例7の固体撮像装置は、実質的に、実施例1~実施例6において説明した固体撮像装置と同様の構成、構造を有する。
[0145]
 実施例7の固体撮像装置における第1電極11’及び電荷蓄積用電極12’の配置状態を、模式的に図25(実施例7)、図26(実施例7の第1変形例)、図27(実施例7の第2変形例)、図28(実施例7の第3変形例)及び図29(実施例7の第4変形例)に示す。図25、図26、図29及び図30には、16個の撮像素子を図示しており、図27及び図28には、12個の撮像素子を図示している。そして、2個の撮像素子から撮像素子ブロックが構成されている。撮像素子ブロックを点線で囲んで示している。第1電極11’、電荷蓄積用電極12’に付した添え字は、第1電極11’、電荷蓄積用電極12’を区別するためのものである。以下の説明においても同様である。また、1つの撮像素子の上方に1つのオン・チップ・マイクロ・レンズ(図25~図34には図示せず)が配設されている。そして、1つの撮像素子ブロックにおいては、第1電極11’を挟んで、2つの電荷蓄積用電極12’が配置されている(図25、図26参照)。あるいは又、並置された2つの電荷蓄積用電極12’に対向して1つの第1電極11’が配置されている(図29、図30参照)。即ち、第1電極は、各撮像素子の電荷蓄積用電極に隣接して配置されている。あるいは又、第1電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはおらず(図27、図28参照)、この場合には、複数の撮像素子の残りから第1電極への電荷の移動は、複数の撮像素子の一部を経由した移動となる。撮像素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離Aは、第1電極に隣接した撮像素子における第1電極と電荷蓄積用電極との間の距離Bよりも長いことが、各撮像素子から第1電極への電荷の移動を確実なものとするために好ましい。また、第1電極から離れて位置する撮像素子ほど、距離Aの値を大きくすることが好ましい。また、図26、図28及び図30に示す例では、撮像素子ブロックを構成する複数の撮像素子の間には転送制御用電極13’が配設されている。転送制御用電極13’を配設することで、転送制御用電極13’を挟んでの撮像素子ブロックにおける電荷の移動を確実に抑制することができる。尚、転送制御用電極13’に印加される電位をV 13としたとき、V 12>V 13(例えば、V 12-2>V 13)とすればよい。
[0146]
 転送制御用電極13’は、第1電極側に、第1電極11’あるいは電荷蓄積用電極12’と同じレベルに形成されていてもよいし、異なるレベル(具体的には、第1電極11’あるいは電荷蓄積用電極12’よりも下方のレベル)に形成されていてもよい。前者の場合、転送制御用電極13’と光電変換層との間の距離を短くできるので、ポテンシャルを制御し易い。一方、後者の場合、転送制御用電極13’と電荷蓄積用電極12’との間の距離を短くすることができるため、微細化に有利である。
[0147]
 以下、第1電極11’ 2及び2個の2つの電荷蓄積用電極12’ 21,12’ 22によって構成される撮像素子ブロックの動作を説明する。
[0148]
 電荷蓄積期間においては、駆動回路から、第1電極11’ 2に電位V aが印加され、電荷蓄積用電極12’ 21,12’ 22に電位V Aが印加される。光電変換層15に入射された光によって光電変換層15において光電変換が生じる。光電変換によって生成した正孔は、第2電極16から配線V OUを介して駆動回路へと送出される。一方、第1電極11’ 2の電位を第2電極16の電位よりも高くしたので、即ち、例えば、第1電極11’ 2に正の電位が印加され、第2電極16に負の電位が印加されるとしたので、V A≧V a、好ましくは、V A>V aとする。これによって、光電変換によって生成した電子は、電荷蓄積用電極12’ 21,12’ 22に引き付けられ、電荷蓄積用電極12’ 21,12’ 22と対向した光電変換層15の領域に止まる。即ち、光電変換層15に電荷が蓄積される。V A≧V aであるが故に、光電変換層15の内部に生成した電子が、第1電極11’ 2に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極12’ 21,12’ 22と対向した光電変換層15の領域における電位は、より負側の値となる。
[0149]
 電荷蓄積期間の後期において、リセット動作がなされる。これによって、第1浮遊拡散層の電位がリセットされ、第1浮遊拡散層の電位は電源の電位V DDとなる。
[0150]
 リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第1電極11’ 2に電位V bが印加され、電荷蓄積用電極12’ 21に電位V 21-Bが印加され、電荷蓄積用電極12’ 22に電位V 22-Bが印加される。ここで、V 21-B<V b<V 22-Bとする。これによって、電荷蓄積用電極12’ 21と対向した光電変換層15の領域に止まっていた電子は、第1電極11’ 2、更には、第1浮遊拡散層へと読み出される。即ち、電荷蓄積用電極12’ 21に対向した光電変換層15の領域に蓄積された電荷が制御部に読み出される。読み出しが完了したならば、V 22-B≦V 21-B<V bとする。尚、図29、図30に示した例にあっては、V 22-B<V b<V 21-Bとしてもよい。これによって、電荷蓄積用電極12’ 22と対向した光電変換層15の領域に止まっていた電子は、第1電極11’ 2、更には、第1浮遊拡散層へと読み出される。また、図27、図28に示した例にあっては、電荷蓄積用電極12’ 22と対向した光電変換層15の領域に止まっていた電子を、電荷蓄積用電極12’ 22が隣接している第1電極11’ 3を経由して、第1浮遊拡散層へと読み出してもよい。このように、電荷蓄積用電極12’ 22に対向した光電変換層15の領域に蓄積された電荷が制御部に読み出される。尚、電荷蓄積用電極12’ 21に対向した光電変換層15の領域に蓄積された電荷の制御部への読み出しが完了したならば、第1浮遊拡散層の電位をリセットしてもよい。
[0151]
 図35Aに、実施例7の撮像素子ブロックにおける読み出し駆動例を示すが、
[ステップ-A]
 コンパレータへのオートゼロ信号入力
[ステップ-B]
 共有された1つの浮遊拡散層のリセット動作
[ステップ-C]
 電荷蓄積用電極12’ 21に対応した撮像素子におけるP相読み出し及び第1電極11’ 2への電荷の移動
[ステップ-D]
 電荷蓄積用電極12’ 21に対応した撮像素子におけるD相読み出し及び第1電極11’ 2への電荷の移動
[ステップ-E]
 共有された1つの浮遊拡散層のリセット動作
[ステップ-F]
 コンパレータへのオートゼロ信号入力
[ステップ-G]
 電荷蓄積用電極12’ 22に対応した撮像素子におけるP相読み出し及び第1電極11’ 2への電荷の移動
[ステップ-H]
 電荷蓄積用電極12’ 22に対応した撮像素子におけるD相読み出し及び第1電極11’ 2への電荷の移動
という流れで、電荷蓄積用電極12’ 21及び電荷蓄積用電極12’ 22に対応した2つの撮像素子からの信号を読み出す。相関2重サンプリング(CDS)処理に基づき、[ステップ-C]におけるP相読み出しと[ステップ-D]におけるD相読み出しとの差分が、電荷蓄積用電極12’ 21に対応した撮像素子からの信号であり、[ステップ-G]におけるP相読み出しと[ステップ-H]におけるD相読み出しとの差分が、電荷蓄積用電極12’ 22に対応した撮像素子からの信号である。
[0152]
 尚、[ステップ-E]の動作を省略してもよい(図35B参照)。また、[ステップ-F]の動作を省略してもよく、この場合、更には、[ステップ-G]を省略することができ(図35C参照)、[ステップ-C]におけるP相読み出しと[ステップ-D]におけるD相読み出しとの差分が、電荷蓄積用電極12’ 21に対応した撮像素子からの信号であり、[ステップ-D]におけるD相読み出しと[ステップ-H]におけるD相読み出しとの差分が、電荷蓄積用電極12’ 22に対応した撮像素子からの信号となる。
[0153]
 第1電極11’及び電荷蓄積用電極12’の配置状態を模式的に図31(実施例7の第6変形例)及び図32(実施例7の第7変形例)に示す変形例では、4個の撮像素子から撮像素子ブロックが構成されている。これらの固体撮像装置の動作は、実質的に、図25~図30に示す固体撮像装置の動作と同様とすることができる。
[0154]
 第1電極11’及び電荷蓄積用電極12’の配置状態を模式的に図33及び図34に示す第8変形例及び第9変形例では、16個の撮像素子から撮像素子ブロックが構成されている。図33及び図34に示すように、電荷蓄積用電極12’ 11と電荷蓄積用電極12’ 12との間、電荷蓄積用電極12’ 12と電荷蓄積用電極12’ 13との間、電荷蓄積用電極12’ 13と電荷蓄積用電極12’ 14との間には、転送制御用電極13’A 1,13’A 2,13’A 3が配設されている。また、図34に示すように、電荷蓄積用電極12’ 21,12’ 31,13’ 41と電荷蓄積用電極12’ 22,12’ 32,13’ 42との間、電荷蓄積用電極12’ 22,12’ 32,13’ 42と電荷蓄積用電極12’ 23,12’ 33,13’ 43との間、電荷蓄積用電極12’ 23,12’ 33,13’ 43と電荷蓄積用電極12’ 24,12’ 34,13’ 44との間には、転送制御用電極13’B 1,13’B 2,13’B 3が配設されている。更には、撮像素子ブロックと撮像素子ブロックとの間には、転送制御用電極13’Cが配設されている。そして、これらの固体撮像装置においては、16個の電荷蓄積用電極12’を制御することで、光電変換層15に蓄積された電荷を第1電極11’から読み出すことができる。
[0155]
  [ステップ-10]
 具体的には、先ず、電荷蓄積用電極12’ 11に対向する光電変換層15の領域に蓄積された電荷を第1電極11’から読み出す。次に、電荷蓄積用電極12’ 12に対向する光電変換層15の領域に蓄積された電荷を、電荷蓄積用電極12’ 11に対向する光電変換層15の領域を経由して、第1電極11’から読み出す。次に、電荷蓄積用電極12’ 13に対向する光電変換層15の領域に蓄積された電荷を、電荷蓄積用電極12’ 12及び電荷蓄積用電極12’ 11に対向する光電変換層15の領域を経由して、第1電極11’から読み出す。
[0156]
  [ステップ-20]
 その後、電荷蓄積用電極12’ 21に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 11に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 22に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 12に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 23に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 13に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 24に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 14に対向する光電変換層15の領域に移動させる。
[0157]
  [ステップ-21]
 電荷蓄積用電極12’ 31に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 21に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 32に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 22に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 33に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 23に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 34に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 24に対向する光電変換層15の領域に移動させる。
[0158]
  [ステップ-22]
 電荷蓄積用電極12’ 41に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 31に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 42に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 32に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 43に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 33に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 44に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 34に対向する光電変換層15の領域に移動させる。
[0159]
  [ステップ-30]
 そして、[ステップ-10]を再び実行することで、電荷蓄積用電極12’ 21に対向する光電変換層15の領域に蓄積された電荷、電荷蓄積用電極12’ 22に対向する光電変換層15の領域に蓄積された電荷、電荷蓄積用電極12’ 23に対向する光電変換層15の領域に蓄積された電荷、及び、電荷蓄積用電極12’ 24に対向する光電変換層15の領域に蓄積された電荷を、第1電極11’を経由して読み出すことができる。
[0160]
  [ステップ-40]
 その後、電荷蓄積用電極12’ 21に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 11に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 22に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 12に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 23に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 13に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 24に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 14に対向する光電変換層15の領域に移動させる。
[0161]
  [ステップ-41]
 電荷蓄積用電極12’ 31に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 21に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 32に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 22に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 33に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 23に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 34に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 24に対向する光電変換層15の領域に移動させる。
[0162]
  [ステップ-50]
 そして、[ステップ-10]を再び実行することで、電荷蓄積用電極12’ 31に対向する光電変換層15の領域に蓄積された電荷、電荷蓄積用電極12’ 32に対向する光電変換層15の領域に蓄積された電荷、電荷蓄積用電極12’ 33に対向する光電変換層15の領域に蓄積された電荷、及び、電荷蓄積用電極12’ 34に対向する光電変換層15の領域に蓄積された電荷を、第1電極11’を経由して読み出すことができる。
[0163]
  [ステップ-60]
 その後、電荷蓄積用電極12’ 21に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 11に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 22に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 12に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 23に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 13に対向する光電変換層15の領域に移動させる。電荷蓄積用電極12’ 24に対向する光電変換層15の領域に蓄積された電荷を電荷蓄積用電極12’ 14に対向する光電変換層15の領域に移動させる。
[0164]
  [ステップ-70]
 そして、[ステップ-10]を再び実行することで、電荷蓄積用電極12’ 41に対向する光電変換層15の領域に蓄積された電荷、電荷蓄積用電極12’ 42に対向する光電変換層15の領域に蓄積された電荷、電荷蓄積用電極12’ 43に対向する光電変換層15の領域に蓄積された電荷、及び、電荷蓄積用電極12’ 44に対向する光電変換層15の領域に蓄積された電荷を、第1電極11’を経由して読み出すことができる。
[0165]
 実施例7の固体撮像装置にあっては、撮像素子ブロックを構成する複数の撮像素子において第1電極が共有されているので、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。尚、1つの浮遊拡散層に対して設けられる複数の撮像素子は、第1タイプの撮像素子の複数から構成されていてもよいし、少なくとも1つの第1タイプの撮像素子と、1又は2以上の第2タイプの撮像素子とから構成されていてもよい。
実施例 8
[0166]
 実施例8は、実施例7の変形である。第1電極11’及び電荷蓄積用電極12’の配置状態を模式的に図36、図37、図38及び図39に示す実施例8の固体撮像装置にあっては、2個の撮像素子から撮像素子ブロックが構成されている。そして、撮像素子ブロックの上方に1つのオン・チップ・マイクロ・レンズ90が配設されている。尚、図37及び図39に示した例では、撮像素子ブロックを構成する複数の撮像素子の間に転送制御用電極13’が配設されている。
[0167]
 例えば、撮像素子ブロックを構成する電荷蓄積用電極12’ 11,12’ 21,12’ 31,12’ 41に対応する光電変換層は、図面、右斜め上からの入射光に対して高い感度を有する。また、撮像素子ブロックを構成する電荷蓄積用電極12’ 12,12’ 22,12’ 32,12’ 42に対応する光電変換層は、図面、左斜め上からの入射光に対して高い感度を有する。従って、例えば、電荷蓄積用電極12’ 11を有する撮像素子と電荷蓄積用電極12’ 12を有する撮像素子と組み合わせることで、像面位相差信号の取得が可能となる。また、電荷蓄積用電極12’ 11を有する撮像素子からの信号と電荷蓄積用電極12’ 12を有する撮像素子からの信号を加算すれば、これらの撮像素子との組合せによって、1つの撮像素子を構成することができる。図36に示した例では、電荷蓄積用電極12’ 11と電荷蓄積用電極12’ 12との間に第1電極11’ 1を配置しているが、図38に示した例のように、並置された2つの電荷蓄積用電極12’ 11,12’ 12に対向して1つの第1電極11’ 1を配置することで、感度の一層の向上を図ることができる。
実施例 9
[0168]
 実施例9は、実施例1~実施例6の変形である。図40に模式的な一部断面図を示す実施例9の撮像素子、積層型撮像素子は、表面照射型の撮像素子、積層型撮像素子であり、緑色の光を吸収する第1タイプの緑色光電変換層を備えた緑色に感度を有する第1タイプの実施例1~実施例6の緑色用撮像素子(第1撮像素子)、青色の光を吸収する第2タイプの青色光電変換層を備えた青色に感度を有する第2タイプの従来の青色用撮像素子(第2撮像素子)、赤色の光を吸収する第2タイプの赤色光電変換層を備えた赤色に感度を有する第2タイプの従来の赤色用撮像素子(第3撮像素子)の3つの撮像素子が積層された構造を有する。ここで赤色用撮像素子(第3撮像素子)及び青色用撮像素子(第2撮像素子)は、半導体基板70内に設けられており、第2撮像素子の方が、第3撮像素子よりも光入射側に位置する。また、緑色用撮像素子(第1撮像素子)は、青色用撮像素子(第2撮像素子)の上方に設けられている。
[0169]
 尚、図40、図41、図42、図43、図44、図45、図48、図49、図51、図52、図53、図54、図55、図56においては、図面を簡素化するために、光電変換部セグメントの図示を省略し、電荷蓄積用電極12、絶縁層82、光電変換層15として図示した。
[0170]
 半導体基板70の表面70A側には、実施例1と同様に制御部を構成する各種トランジスタが設けられている。これらのトランジスタは、実質的に実施例1において説明したトランジスタと同様の構成、構造とすることができる。また、半導体基板70には、第2撮像素子、第3撮像素子が設けられているが、これらの撮像素子も、実質的に実施例1において説明した第2撮像素子、第3撮像素子と同様の構成、構造とすることができる。
[0171]
 半導体基板70の表面70Aの上には、層間絶縁層77,78が形成されており、層間絶縁層78の上に、実施例1~実施例6の撮像素子を構成する光電変換部(第1電極11、光電変換層15及び第2電極16)、並びに、電荷蓄積用電極12等が設けられている。
[0172]
 このように、表面照射型である点を除き、実施例9の撮像素子、積層型撮像素子の構成、構造は、実施例1~実施例6の撮像素子、積層型撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例 10
[0173]
 実施例10は、実施例1~実施例9の変形である。
[0174]
 図41に模式的な一部断面図を示す実施例10の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、第1タイプの実施例1~実施例6の第1撮像素子、及び、第2タイプの第2撮像素子の2つの撮像素子が積層された構造を有する。また、図42に模式的な一部断面図を示す実施例10の撮像素子、積層型撮像素子の変形例は、表面照射型の撮像素子、積層型撮像素子であり、第1タイプの実施例1~実施例6の第1撮像素子、及び、第2タイプの第2撮像素子の2つの撮像素子が積層された構造を有する。ここで、第1撮像素子は原色の光を吸収し、第2撮像素子は補色の光を吸収する。あるいは又、第1撮像素子は白色の光を吸収し、第2撮像素子は赤外線を吸収する。
[0175]
 図43に模式的な一部断面図を示す実施例10の撮像素子の変形例は、裏面照射型の撮像素子であり、第1タイプの実施例1~実施例6の第1撮像素子から構成されている。また、図44に模式的な一部断面図を示す実施例10の撮像素子の変形例は、表面照射型の撮像素子であり、第1タイプの実施例1~実施例6の第1撮像素子から構成されている。ここで、第1撮像素子は、赤色の光を吸収する撮像素子、緑色の光を吸収する撮像素子、青色の光を吸収する撮像素子の3種類の撮像素子から構成されている。更には、これらの撮像素子の複数から、本開示の第3の態様に係る固体撮像装置が構成される。複数のこれらの撮像素子の配置として、ベイヤ配列を挙げることができる。各撮像素子の光入射側には、必要に応じて、青色、緑色、赤色の分光を行うためのカラーフィルタが配設されている。
[0176]
 尚、第1タイプの実施例1~実施例6の撮像素子を1つ、設ける代わりに、2つ、積層する形態(即ち、光電変換部を2つ、積層し、半導体基板に2つの撮像素子の制御部を設ける形態)、あるいは又、3つ、積層する形態(即ち、光電変換部を3つ、積層し、半導体基板に3つの撮像素子の制御部を設ける形態)とすることもできる。第1タイプの撮像素子と第2タイプの撮像素子の積層構造例を、以下の表に例示する。
[0177]


実施例 11
[0178]
 実施例11は、実施例1~実施例10の変形であり、電荷排出電極を備えた本開示の撮像素子等に関する。実施例11の撮像素子、積層型撮像素子の一部分の模式的な一部断面図を図45に示し、実施例11の撮像素子を構成する第1電極、電荷蓄積用電極及び電荷排出電極の模式的な配置図を図46に示し、実施例11の撮像素子を構成する第1電極、電荷蓄積用電極、電荷排出電極、第2電極及びコンタクトホール部の模式的な透視斜視図を図47に示す。
[0179]
 実施例11の撮像素子、積層型撮像素子にあっては、接続部69を介して光電変換層15に接続され、第1電極11及び電荷蓄積用電極12と離間して配置された電荷排出電極14を更に備えている。ここで、電荷排出電極14は、第1電極11及び電荷蓄積用電極12を取り囲むように(即ち、額縁状に)配置されている。電荷排出電極14は、駆動回路を構成する画素駆動回路に接続されている。接続部69内には、光電変換層15が延在している。即ち、光電変換層15は、絶縁層82に設けられた第2開口部85内を延在し、電荷排出電極14と接続されている。電荷排出電極14は、複数の撮像素子において共有化(共通化)されている。
[0180]
 実施例11にあっては、電荷蓄積期間において、駆動回路から、第1電極11に電位V 11が印加され、電荷蓄積用電極12に電位V 12が印加され、電荷排出電極14に電位V 14が印加され、光電変換層15に電荷が蓄積される。光電変換層15に入射された光によって光電変換層15において光電変換が生じる。光電変換によって生成した正孔は、第2電極16から配線V OUを介して駆動回路へと送出される。一方、第1電極11の電位を第2電極16の電位よりも高くしたので、即ち、例えば、第1電極11に正の電位が印加され、第2電極16に負の電位が印加されるとしたので、V 14>V 11(例えば、V 12>V 14>V 11)とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極12に引き付けられ、電荷蓄積用電極12と対向した光電変換層15の領域に止まり、第1電極11に向かって移動することを確実に防止することができる。但し、電荷蓄積用電極12による引き付けが充分ではなく、あるいは又、光電変換層15に蓄積しきれなかった電子(所謂オーバーフローした電子)は、電荷排出電極14を経由して、駆動回路に送出される。
[0181]
 電荷蓄積期間の後期において、リセット動作がなされる。これによって、第1浮遊拡散層FD 1の電位がリセットされ、第1浮遊拡散層FD 1の電位は電源の電位V DDとなる。
[0182]
 リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第1電極11に電位V 21が印加され、電荷蓄積用電極12に電位V 22が印加され、電荷排出電極14に電位V 24が印加される。ここで、V 24<V 21(例えば、V 24<V 22<V 21)とする。これによって、電荷蓄積用電極12と対向した光電変換層15の領域に止まっていた電子は、第1電極11、更には、第1浮遊拡散層FD 1へと確実に読み出される。即ち、光電変換層15に蓄積された電荷が制御部に読み出される。
[0183]
 以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
[0184]
 第1浮遊拡散層FD 1へ電子が読み出された後の増幅トランジスタTR1 amp、選択トランジスタTR1 selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第2撮像素子、第3撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。
[0185]
 実施例11にあっては、所謂オーバーフローした電子は電荷排出電極14を経由して駆動回路に送出されるので、隣接画素の電荷蓄積部への漏れ込みを抑制することができ、ブルーミングの発生を抑えることができる。そして、これにより、撮像素子の撮像性能を向上させることができる。
実施例 12
[0186]
 本開示のさらなる実施例として、図61乃至図96を用いて、実施例12を説明する。
[0187]
 図1乃至9と図56を参照して説明した第1の実施例およびその変形例となる固体撮像装置100は、図9に記載のように、積層型撮像素子101を繰り返し単位とし、これを2次元アレイ状へ配列して構成した撮像領域111を備えていた。そして、繰り返し単位となった積層型撮像素子101について、(1)積層型撮像素子101に備わる第1乃至第3の撮像素子102乃至104の等価回路を図3に示し、(2)これら第1乃至第3の撮像素子102乃至104を備えた積層型撮像素子101の全体の等価回路を図4に示し、(3)積層型撮像素子101に含まれるトランジスタの半導体基板70の第1面におけるレイアウトを図5に示し、(4)積層型撮像素子101の断面図を図1と図56に示した。
[0188]
 実施例12として開示する固体撮像装置100は、等価回路上の構成と断面構造と平面構造とにおいて、実施例1と相違する点がある。これら相違点のそれぞれについて説明する。
[0189]
<断面構造>
 図61は、実施例12の固体撮像装置100に備わる積層型撮像素子101の断面構造を示す図である。
[0190]
 図61に記載の実施例12の積層型撮像素子101の断面構造は、図56に示した実施例1の変形例となる積層型撮像素子101と、以下の基本的な構成は同じである。すなわち、1個の積層型撮像素子101(言い換えれば、1画素分の積層型撮像素子101)は、
(1)1個のオンチップ・マイクロ・レンズ90と、
(2)第1の撮像素子102を構成する光電変換部であって、第1電極11と電荷蓄積用電極12と絶縁層82と半導体層15Bと光電変換層15Aと第2電極16を含む1個の光電変換部17と、
(3)第2の撮像素子103を構成する1個のPD2と、
(4)第3の撮像素子104を構成する1個のPD3と、
を積層して備える。
[0191]
 ただし、図面上の記載としては、図61に記載の実施例12の積層型撮像素子101の断面構造は、図56に示した実施例1の変形例となる積層型撮像素子101の断面構造と、以下の点が相違する。
[0192]
(1)図56に記載の積層型撮像素子101において、第2電極16と光電変換層15Bと半導体層15Aは、図面左右方向に外縁が記載されている。これに対して、実施例12となる積層型撮像素子101は、第2電極16と光電変換層15Bと半導体層15Aが、複数個の積層型撮像素子101(言い換えれば複数画素分の積層型撮像素子101)にまたがって延在している。より好ましくは、固体撮像装置100に備わる撮像領域(言い換えれば画素アレイ領域)111の全体に渡って延在している。図61に記載の積層型撮像素子101において、第2電極16と光電変換層15Bと半導体層15Aは、図面左右方向の外縁が無い。ただし、第2電極16と光電変換層15Bと半導体層15Aあるいはまた光電変換層15を、複数画素分の積層型撮像素子101にまたがって延在させ、セル構成は、本開示の全ての実施例およびその変形例に対しても適用することができる。このため、これらの膜についての上記構成の差異は、図61に記載の実施例12の積層型撮像素子101と、図56に示した実施例1の変形例となる積層型撮像素子101の、本質的な差異ではない。
[0193]
(2)図56に記載の積層型撮像素子101において、電荷蓄積用電極12は、接続孔66と、パッド部64と、パッド部64と同層となる金属配線層を用いて電荷蓄積用電極12とコンタクトホール部61との間に形成され複数の画素にまたがって延在している図8に記載の電荷蓄積用電極の駆動配線VOAと、を介して駆動する構成となっている。これに対して、実施例12となる積層型撮像素子101は、半導体基板70の光の入射側に位置する一方の面70Bと光電変換部17との間の層間絶縁層81中に、信号配線や特定電圧の供給線に用い得る導電体の配線層とそこへの接続構造とを、積層型撮像素子101の積層方向へ2組、積層して備えている。ただし、上記積層された2組の配線層とそこへの接続構造とを備える構成は、本開示の全ての実施例およびその変形例に対しても適用することができる。このため、これらの配線と接続構造についての上記構成の差異は、図61に記載の実施例12の積層型撮像素子101と、図56に示した実施例1の変形例となる積層型撮像素子101の、本質的な差異ではない。
[0194]
(3)図56に記載の積層型撮像素子101において、半導体基板70の光の入射と反対側に位置するもう一方の面70Aの下方(光の入射面と反対側となる方向)に配置した層間絶縁層76中には、図面上は配線層として配線層62が記載されている。これに対して、実施例12となる積層型撮像素子101は、層間絶縁層76中に少なくとも3層以上の配線層を備える。図61においては、層間絶縁層76中に3層の配線層62A乃至62Cとそこへの接続構造とを記載している。ただし、上記複数層の配線層とそこへの接続構造とを備える構成は、本開示の全ての実施例およびその変形例に対しても適用することができる。このため、これらの配線と接続構造についての上記構成の差異は、図61に記載の実施例12の積層型撮像素子101と、図56に示した実施例1の変形例となる積層型撮像素子101の、本質的な差異ではない。
[0195]
(4)図1に記載の積層型撮像素子101において、光電変換部は、N個の光電変換部セグメントを備え、これにより、電荷蓄積用電極12と光電変換層15の間に配置された絶縁層82と、電荷蓄積用電極12は、その膜厚が第1電極からの距離に依存して変化する構成となっている。これに対して、実施例12となる積層型撮像素子101は、前記N個の光電変換部セグメントを備えていてもよいし、該光電変換部セグメントを備えず、絶縁層82と電荷蓄積用電極12の膜厚が第1電極からの距離に依存せず一定の膜厚となっていてもよい。
[0196]
<等価回路>
 図62は、実施例12の固体撮像装置100に備わる積層型撮像素子101を4個分、言い換えれば4画素分の等価回路を表している。
[0197]
 図3と図4に記載した実施例1の積層型撮像素子101は、1個の画素が、第1乃至第3の撮像素子102乃至104を各1個備え、
(1)第1の撮像素子102は、第1電極11と電荷蓄積用電極12と絶縁層82と光電変換層15と第2電極16を含む光電変換部17と、第1の撮像素子102を構成する画素トランジスタであるリセット・トランジスタTR1rstと増幅トランジスタTR1ampと選択トランジスタTR1sel各1個と、さらに、光電変換部17に接続された第1浮遊拡散層FD1と、を備え、
(2)第2の撮像素子103は、n型半導体領域41を含むフォトダイオードPD2と、第2の撮像素子103を構成する画素トランジスタである転送トランジスタTR2trsと、リセット・トランジスタTR2rstと、増幅トランジスタTR2ampと、選択トランジスタTR2sel各1個と、さらに、転送トランジスタTR2trsに接続された第2浮遊拡散層FD2と、を備え、
(3)第3の撮像素子104は、n型半導体領域43を含むフォトダイオードPD3と、第3の撮像素子104を構成する画素トランジスタである転送トランジスタTR3trsと、リセット・トランジスタTR3rstと、増幅トランジスタTR3ampと、選択トランジスタTR3sel各1個と、さらに、転送トランジスタTR3trsに接続された第3浮遊拡散層FD3と、を備えていた。
[0198]
 これに対して、図62に記載した実施例12の積層型撮像素子101は、複数画素分の積層型撮像素子101に備わる複数個の第1乃至第3の撮像素子102乃至104が、撮像素子を構成する要素である画素トランジスタと浮遊拡散層を、共有する構成となっている。
[0199]
 図62を参照して、実施例12の積層型撮像素子101の具体的な構成を説明する。
[0200]
 図62に記載した4画素分の積層型撮像素子101は、4個の第1の撮像素子102と、4個の第2の撮像素子103と、4個の第3の撮像素子104と、を備える。
[0201]
 前記4個の第1の撮像素子102は、それぞれ1個、合計4個の光電変換部17を備える。前記4個の光電変換部17は、1個の第1浮遊拡散層FD1へ接続されている。
[0202]
 前記1個の第1浮遊拡散層FD1には、リセット・トランジスタTR1rst1個と電源線Vddが直列に接続されている。これとは別に、第1浮遊拡散層FD1には、増幅トランジスタTR1ampと選択トランジスタTR1selの各1個と信号線(データ出力線)VSL1が直列に接続されている。
[0203]
 前記4個の光電変換部17に備わる4個の電荷蓄積用電極12と、上記リセット・トランジスタTR1rstと増幅トランジスタTR1ampと選択トランジスタTR1sel各1個で、前記4個の第1の撮像素子102の読出し動作とリセット動作を担う、一組の制御部(第1の制御部)を構成している。
[0204]
 図62に記載した4画素分の積層型撮像素子101に備わる4個の第1の撮像素子102は、電荷蓄積用電極12を除いて、前記一組の制御部(第1の制御部)を共有した構成となっている。前記4個の第1の撮像素子102に備わる光電変換部17で発生した電荷を読み出す際には、前記第1の制御部を用いて、時分割して順繰りに読み出す処理を行う。
[0205]
 図62に記載した4画素分の積層型撮像素子101に備わる前記4個の第2の撮像素子103は、それぞれ1個、合計4個のフォトダイオードPD2を備える。前記4個のフォトダイオードPD2は、4個の転送トランジスタTR2trsを介して、1個の第2浮遊拡散層FD2へ接続されている。
[0206]
 図62に記載した4画素分の積層型撮像素子101に備わる前記4個の第3の撮像素子104は、それぞれ1個、合計4個のフォトダイオードPD3を備える。前記4個のフォトダイオードPD3も、4個の転送トランジスタTR3trsを介して、前記1個の第3浮遊拡散層FD2へと接続されている。
[0207]
 前記1個の第2浮遊拡散層FD2には、リセット・トランジスタTR2rst1個と電源線Vddが直列に接続されている。これとは別に、第2浮遊拡散層FD2には、増幅トランジスタTR2ampと選択トランジスタTR2selの各1個と信号線(データ出力線)VSL2が直列に接続されている。
[0208]
 前記4個の転送トランジスタTR2trsと、前記4個の転送トランジスタTR3trsと、上記リセット・トランジスタTR2rstと増幅トランジスタTR2ampと選択トランジスタTR2sel各1個で、前記4個の第2の撮像素子103と前記4個の第3の撮像素子104の、読出し動作とリセット動作を担う、一組の制御部(第2の制御部)を構成している。
[0209]
 図62に記載した4画素分の積層型撮像素子101に備わる4個の第2の撮像素子103と4個の第3の撮像素子104は、転送トランジスタTR2trsと転送トランジスタTR3trsを除いて、前記一組の制御部(第2の制御部)を共有した構成となっている。前記4個の第2の撮像素子103に備わるフォトダイオードPD2と4個の第3の撮像素子104に備わるフォトダイオードPD3で発生した電荷を読み出す際には、前記第2の制御部を用いて、時分割して順繰りに読み出す処理を行う。
[0210]
 このように、図62に記載した実施例12は、4画素分の積層型撮像素子101が、電荷蓄積用電極12と転送トランジスタTR2trsと転送トランジスタTR3trsを除き、一組の第1の制御部と一組の第2の制御部を、4画素分の積層型撮像素子101の間で共有する構成となっている。より具体的には、リセット・トランジスタTR1rstと増幅トランジスタTR1ampと選択トランジスタTR1sel各1個で一組の第1の制御部を構成し、かつ、リセット・トランジスタTR2rstと増幅トランジスタTR2ampと選択トランジスタTR2sel各1個で一組の第2の制御部を構成し、これら一組の第1の制御部と一組の第2の制御部を、4画素分の積層型撮像素子101の間で共有する構成となっている。
[0211]
 本開示の実施例12では、図62に記載した等価回路上で4画素分の積層型撮像素子101を1つの繰り返し単位として、これを複数個2次元状に配列することで、固体撮像装置100に備わる画素アレイ111を形成している。
[0212]
 本開示の実施例12では、前記一組の第1の制御部と一組の第2の制御部を、4画素分の積層型撮像素子101の間で共有する構成となっている。このため、図3と図4に記載した実施例1のように1画素分の積層型撮像素子101がそれぞれ独立して制御部を備える構成と比較して、実施例12の構成は、必要となるトランジスタの数が少なく、その結果、積層型撮像素子101とこれを用いた固体撮像装置100の高集積化を図り易い、という作用効果がもたらされる。
[0213]
<平面構造>
 図63は、実施例12の固体撮像装置100に備わる画素アレイ111の一部の平面構造を表す図である。図63は、積層型撮像素子101をロウ方向とカラム方向のそれぞれに4画素ずつ、合計16画素分の平面構造を表している。
[0214]
 より具体的には、図63では、
(1)積層型撮像素子101の第1乃至第3の撮像素子102乃至104に備わる画素トランジスタであって、半導体基板70の一方の面70Aに形成したトランジスタの活性領域を細線の実線で、
(2)積層型撮像素子101の第1乃至第3の撮像素子102乃至104に備わる画素トランジスタであって、半導体基板70の一方の面70Aに形成したトランジスタのゲート電極を細線の実線で、
(3)積層型撮像素子101に備わるオンチップ・マイクロ・レンズ90を、細線の二点鎖線で、
(4)積層型撮像素子101の1画素分の画素の外縁となる線、すなわち、画素境界線を、細線の一点鎖線で、
(5)画素アレイにおける各画素のロウ方向とカラム方向の画素の位置(座標)を(X,Y)という書式で、
表している。
[0215]
 先に述べたように、本開示の実施例12では、図62に記載した等価回路上で4画素分の積層型撮像素子101を1つの繰り返し単位として、これを複数個2次元状に配列することで、固体撮像装置100に備わる画素アレイ111を形成している。
[0216]
 図64は、図63と同様の図において上記繰り返し単位1個の外形線を太線で示すと共に、上記繰り返し単位1個備わる各トランジスタの位置を示した図である。
[0217]
 図65は、図63と同様の図において、図64に記載の上記繰り返し単位が、画素アレイ111のロウ方向とカラム方向の双方へ、どのように繰り返して配置されるかを示した図である。
[0218]
 図66は、図64と同様の図において、第3撮像素子に備わるフォトダイオードPD3の平面形状を太線で追加記載した図である。図66には、16画素分の積層撮像素子101が記載されているため、これらに備わるフォトダイオードPD3も、16画素分記載されている。
[0219]
 さらに図66は、太線で記載した1個の繰り返し単位に含まれるトランジスタであって、第3撮像素子に備わるフォトダイオードPD3で発生した電荷を読出す動作と該繰り返し単位に備わる第2浮遊拡散層FD2をリセットする動作とに用いる8個のトランジスタ、すなわち、4個の転送トランジスタTR3trsおよび、リセット・トランジスタTR2rstと増幅トランジスタTR2ampと選択トランジスタTR2sel各1個の、位置も示している。
[0220]
 さらに図66は、該図に記載の16画素分のフォトダイオードPD3のうち、太線で記載した1個の繰り返し単位に含まれるトランジスタに接続して電荷の読出し動作を行う対象とする4個のフォトダイオードPD3を、網掛けで示した。
[0221]
 図63と図64と図66を参照して判るように、実施例12では、図64と図66に太線で記載した1個の繰り返し単位に含まれるトランジスタを用いて、図63に記載した、(1,1)、(1,2)、(2,1)、(2,2)の位置の画素に備わる、4個のフォトダイオードPD3の電荷を読み出す。
[0222]
 図67は、図65に太線で記載した繰り返し単位に含まれるトランジスタを用いて、図63に記載したどの位置の画素に備わる4個のフォトダイオードPD3の電荷を読み出すかを、示した図である。
[0223]
 図66を参照して説明したように、該図に記載の太線で記載した繰り返し単位に含まれるトランジスタを用いて読出し動作を行う対象とする4個のフォトダイオードPD3は、図63に記載の座標において、(1,1)、(1,2)、(2,1)、(2,2)に位置する、画素アレイ111のロウ方向に2画素分、カラム方向に2画素分となる合計2×2画素分のフォトダイオードPD3であった。
[0224]
 図67では、図66に記載の繰り返し単位と同じ位置となる繰り返し単位に、(1,1)-(2,2)と記載し、この繰り返し単位に備わるトランジスタを用いて(1,1)、(1,2)、(2,1)、(2,2)に位置する2×2画素分のフォトダイオードPD3の電荷を読み出すことを記載した。さらに、図67においては、それぞれの繰り返し単位において、どの位置の画素に備わるフォトダイオードPD3の電荷を読み出すかを記載した。図67に記載の画素アレイ111に備わるそれぞれの繰り返し単位においては、(2n+1,2n+1)、(2n+1,2n+2)、(2n+2,2n+1)、(2n+2,2n+2)、(ここで、n=0,1,2,・・・)となる2×2画素分のフォトダイオードPD3の電荷を読み出す。
[0225]
 図68は、図64と同様の図において、第1撮像素子に備わる光電変換部17が有する電荷蓄積用電極12の平面形状を太線で追加記載した図である。図68には、16画素分の積層撮像素子101が記載されているため、これらに備わる電荷蓄積用電極12も、16画素分記載されている。
[0226]
 ここで、実施例12の積層撮像素子101は、図62を参照して説明したように、繰り返し単位となる4画素分の積層型撮像素子101が4個の第1の撮像素子102を備え、前記4個の第1の撮像素子102に備わる4個の光電変換部17は、1個の第1浮遊拡散層FD1へ接続されている。さらに詳しく説明すると、前記4個の光電変換部17は、第1電極11と電荷蓄積用電極12をそれぞれ各1個の備えるのではなく、前記4個の光電変換部17がそれぞれ各1個の電荷蓄積用電極12を備える一方、第1電極11については、前記4個の光電変換部17が1個の第1電極11を共有する構成となっている。前記共有された1個の第1電極11は、図61に示したように、積層された2組の配線層とそこへの接続構造を介して1個のシリコン基板を貫通する貫通電極(TSV,Through Silicon Via)61へ接続され、さらには前記貫通電極61を介して半導体基板70の一方の面70Aの下方に形成した配線層62へ接続され、さらにこれを介して前記半導体基板70の一方の面70Aに形成した1個の第1浮遊拡散層FD1(51C)へと接続される。図68には、前記4個の光電変換部17で共有された1個の第1電極11と1個の貫通電極61も併せて記載した。
[0227]
 さらに図68は、太線で記載した1個の繰り返し単位に含まれるトランジスタであって、第1撮像素子に備わる光電変換部17で発生した電荷を読出す動作と該繰り返し単位に備わる第1浮遊拡散層FD1をリセットする動作とに用いる4個のトランジスタ、すなわち、リセット・トランジスタTR1rstと増幅トランジスタTR1ampと選択トランジスタTR1sel各1個の、位置も示している。
[0228]
 さらに図66は、該図に記載の16画素分の電荷蓄積用電極12のうち、太線で記載した1個の繰り返し単位に含まれるトランジスタに接続して電荷の読出し動作を行う対象とする4個の光電変換部17に備わる電荷蓄積用電極12を、網掛けで示した。
[0229]
 図63と図64と図68を参照して判るように、実施例12では、図64と図66に太線で記載した1個の繰り返し単位に含まれるトランジスタを用いて、図63に記載した、(1,2)、(1,3)、(2,2)、(2,3)の位置の画素に備わる、4個の光電変換部17から電荷を読み出す。
[0230]
 図69は、図65に太線で記載した繰り返し単位に含まれるトランジスタを用いて、図63に記載したどの位置の画素に備わる4個の光電変換部17の電荷を読み出すかを、示した図である。
[0231]
 図68を参照して説明したように、該図に記載の太線で記載した繰り返し単位に含まれるトランジスタを用いて読出し動作を行う対象とする4個の光電変換部17は、図63に記載の座標において、(1,2)、(1,3)、(2,2)、(2,3)に位置する、画素アレイ111のロウ方向に2画素分、カラム方向に2画素分となる合計2×2画素分の光電変換部17であった。
[0232]
 図69では、図68に記載の繰り返し単位と同じ位置となる繰り返し単位に、(1,2)-(2,3)と記載し、この繰り返し単位に備わるトランジスタを用いて(1,2)、(1,3)、(2,2)、(2,3)に位置する2×2画素分の光電変換部17の電荷を読み出すことを記載した。さらに、図69においては、それぞれの繰り返し単位において、どの位置の画素に備わる光電変換部17の電荷を読み出すかを記載した。図69に記載の画素アレイ111に備わるそれぞれの繰り返し単位においては、(2n+1,2n+2)、(2n+1,2n+3)、(2n+2,2n+2)、(2n+2,2n+3)、(ここで、n=0,1,2,・・・)となる2×2画素分の光電変換部17の電荷を読み出す。
[0233]
 図70は、図64と同様の図において、第2撮像素子に備わるフォトダイオードPD2の平面形状を太線で追加記載した図である。図70には、16画素分の積層撮像素子101が記載されているため、これらに備わるフォトダイオードPD2も、16画素分記載されている。
[0234]
 さらに図70は、太線で記載した1個の繰り返し単位に含まれるトランジスタであって、第2撮像素子に備わるフォトダイオードPD2で発生した電荷を読出す動作と該繰り返し単位に備わる第2浮遊拡散層FD2をリセットする動作とに用いる8個のトランジスタ、すなわち、4個の転送トランジスタTR2trsおよび、リセット・トランジスタTR2rstと増幅トランジスタTR2ampと選択トランジスタTR2sel各1個の、位置も示している。
[0235]
 さらに図70は、該図に記載の16画素分のフォトダイオードPD2のうち、太線で記載した1個の繰り返し単位に含まれるトランジスタに接続して電荷の読出し動作を行う対象とする4個のフォトダイオードPD2を、網掛けで示した。
[0236]
 図63と図64と図70を参照して判るように、実施例12では、図64と図70に太線で記載した1個の繰り返し単位に含まれるトランジスタを用いて、図63に記載した、(2,2)、(2,3)、(3,2)、(3,3)の位置の画素に備わる、4個のフォトダイオードPD2の電荷を読み出す。
[0237]
 図71は、図65に太線で記載した繰り返し単位に含まれるトランジスタを用いて、図63に記載したどの位置の画素に備わる4個のフォトダイオードPD2の電荷を読み出すかを、示した図である。
[0238]
 図70を参照して説明したように、該図に記載の太線で記載した繰り返し単位に含まれるトランジスタを用いて読出し動作を行う対象とする4個のフォトダイオードPD2は、図63に記載の座標において、(2,2)、(2,3)、(3,2)、(3,3)に位置する、画素アレイ111のロウ方向に2画素分、カラム方向に2画素分となる合計2×2画素分のフォトダイオードPD2であった。
[0239]
 図71では、図70に記載の繰り返し単位と同じ位置となる繰り返し単位に、(2,2)-(3,3)と記載し、この繰り返し単位に備わるトランジスタを用いて((2,2)、(2,3)、(3,2)、(3,3)に位置する2×2画素分のフォトダイオードPD2の電荷を読み出すことを記載した。さらに、図71においては、それぞれの繰り返し単位において、どの位置の画素に備わるフォトダイオードPD2の電荷を読み出すかを記載した。図71に記載の画素アレイ111に備わるそれぞれの繰り返し単位においては、(2n+2,2n+2)、(2n+2,2n+3)、(2n+3,2n+2)、(2n+3,2n+3)、(ここで、n=0,1,2,・・・)となる2×2画素分のフォトダイオードPD2の電荷を読み出す。
[0240]
 図61に記載の断面図を参照して説明したように、実施例12の固体撮像装置100においては、1画素分の積層型撮像素子101が、オンチップ・マイクロ・レンズ90と第1乃至第3の撮像素子102乃至104とを、各1個積層して備えている。また、図62に記載の等価回路を参照して説明したように、実施例12の固体撮像装置100においては、4画素分の積層型撮像素子101が、一組の第1の制御部と一組の第2の制御部を、共有する構成となっている。そして、図62に記載した等価回路上で4画素分の積層型撮像素子101を1つの繰り返し単位として、これを複数個2次元状に配列することで、固体撮像装置100に備わる画素アレイ111を形成している。
[0241]
 しかし、図66と図68と図70を比較し、また、図67と図69と図71を比較すると判るように、実施例12の固体撮像装置100において、上記1つの繰り返し単位に備わる一組の第1の制御部と一組の第2の制御部が読み出す対象とする、4個の光電変換部17と、4個のフォトダイオードPD2と、4個のフォトダイオードPD3は、必ずしも同じ4個の積層型撮像素子101に共通して含まれる構成とはなっていない。例えば、図66と図68と図70に共通して記載した1個の繰り返し単位について述べると、この繰り返し単位に備わる一組の第1の制御部と一組の第2の制御部が読み出す対象とするフォトダイオードPD3は、(1,1)、(1,2)、(2,1)、(2,2)に位置する画素に備わるものであり、前記一組の第1の制御部と一組の第2の制御部が読み出す対象とする光電変換部17は、(1,2)、(1,3)、(2,2)、(2,3)に位置する画素に備わるものであり、前記一組の第1の制御部と一組の第2の制御部が読み出す対象とするフォトダイオードPD2は、(2,2)、(2,3)、(3,2)、(3,3)に位置する画素に備わるものである。
[0242]
 このような特殊な構成を用いることでもたらされる作用効果を、以下に説明する。複数個のフォトダイオードPD3の電荷の読み出しに用いるトランジスタの数を削減し、積層型撮像素子101とこれを用いた固体撮像装置100の高集積化を図るために、前記読み出しに用いる制御部を、複数個のフォトダイオードPD3の間で共有しようとすると、図66に記載したように、4個のフォトダイオードPD3にそれぞれ接続された4個の転送トランジスタTR3trsを互いに近接させて配置し、これらに接続する第3浮遊拡散層FD3を共有する構成とすることが望ましい。同様に、光電変換部17とフォトダイオードPD2の電荷の読み出しに用いるトランジスタの数を削減するには、図68に記載したように、4個の光電変換部17の間で、1個の第1電極11を共有する構成とすることが望ましく、かつまた、4個のフォトダイオードPD2にそれぞれ接続された4個の転送トランジスタTR2trsを互いに近接させて配置し、これらに接続する第2浮遊拡散層FD2を共有する構成とすることが望ましい。
[0243]
 しかし、4個のフォトダイオードPD3の間で1個の第3浮遊拡散層FD3を共有し、4個の光電変換部17の間で1個の第1電極11を共有し、4個のフォトダイオードPD2の間で1個の第2浮遊拡散層FD2を共有し、かつまた、前記4個のフォトダイオードPD3と4個の光電変換部17と4個のフォトダイオードPD2を、それぞれ同じ4個の積層型撮像素子101に共通して備わる構成とするには、前記1個の第3浮遊拡散層FD3と前記1個の第1電極11と前記1個の第2浮遊拡散層FD2とを、ほぼ同じ場所に配置する必要がある。これら第3浮遊拡散層FD3と第1電極11と第2浮遊拡散層FD2とをほぼ同じ場所に配置しようとすると、そのための場所を確保するために、どうしても前記4個の積層型撮像素子101を離して配置して、前記場所を捻出する必要がある。これでは、積層型撮像素子101を高集積化してさらには固体撮像装置100を高集積化することが妨げられてしまう。
[0244]
 本開示の実施例12では、上記高集積化の妨げとなる要因を排除するため、前記共有の対象とする第3浮遊拡散層FD3と第1電極11と第2浮遊拡散層FD2とをほぼ同じ場所に配置する構成を意図的に避け、前記共有の対象とする第3浮遊拡散層FD3と第1電極11と第2浮遊拡散層FD2をそれぞれ1画素分ずつ離間した場所に配置する構成としている。より具体的には、第1電極11と第2浮遊拡散層FD2は、第3浮遊拡散層FD3から、画素アレイ111におけるカラム方向へ1画素分離間した場所に配置し、かつ、第2浮遊拡散層FD2は、第3浮遊拡散層FD3と第1電極11から、画素アレイ111におけるロウ方向へ1画素分離間した場所に配置している。この構成を用いることにより、この構成を備えない固体撮像装置と比較して、固体撮像装置100の高集積化を図り易くなる、という作用効果がもたらされる。
[0245]
 図72は、図63と同様の画素の位置において、各画素に備わる電荷蓄積用電極12へ接続し、前記電荷蓄積用電極12を駆動するための制御信号線VOAの配置を表す図である。より具体的には、図72では、幅を持って配置される前記制御信号線VOAの中心線を、太線実線と太線点線とで示している。
[0246]
 図61を参照して説明したように、実施例12においては、半導体基板70の一方の面70Bと光電変換部17との間の層間絶縁層81中に、信号配線や特定電圧の供給線に用い得る導電体の配線層とそこへの接続構造とを、積層型撮像素子101の積層方向へ2組、積層して備えている。図72に、太線実線と太線点線とで記載した2組の制御信号線VOAは、前記半導体基板70の一方の面70Bと光電変換部17との間に配置された2層の配線層のうちの、それぞれ1層ずつ用いて配置している。このため、図72に太線実線と太線点線とで記載した2組の制御信号線VOAはその中心線を、図72中に細線一点鎖線で記載した画素境界線上に、重ねて配置することができる。ただし、図72においては、画素境界線部に層が異なる2組の制御信号線VOAが配置されていることを分かり易く示すため、太線実線と太線点線とで記載した2組の制御信号線VOAを少し離間して記載している。
[0247]
 なお、図72に太線実線と太線点線とで記載した2組の制御信号線VOAは、これらを離間して配置するのであれば、1層の配線層とそこへの接続構造のみを用いても配置することが可能である。図73において、細線破線で囲んだ領域の2組の制御信号線VOAを、1層の配線層とそこへの接続構造だけで配置した例を、図73に示した。
[0248]
 図74は、図62に記載の構成を実現するために、図63と同様の画素の位置において、積層型撮像素子101に備わる配線を用いて図64に記載の各素子へ接続する配線の、一部を記載した図である。
[0249]
 図74は、より具体的には、図61に記載の複数層の配線層62A乃至62Cのうち、半導体基板70の一方の面70Aに最も近い1層目の配線層となる配線層62Aの配置を表す図であり、幅を持って配置される配線層62Aの中心線を、太線実線で示している。また、配線層62Aと、前記面70Aの表面に形成された各トランジスタや貫通電極61との間の接続構造の中心点を、黒色の点で示している。
[0250]
 図75も、図62に記載の構成を実現するために、図63と同様の画素の位置において、積層型撮像素子101に備わる配線を用いて図64に記載の各素子へ接続する配線の、一部を記載した図である。
[0251]
 図75は、より具体的には、図61に記載の複数層の配線層62A乃至62Cのうち、半導体基板70の一方の面70Aから数えて2層目の配線層となる配線層62Bの配置を、図74に書き加えて表した図であり、幅を持って配置される配線層62Bの中心線を、太線実線で示している。また、配線層62Bと、前記面70Aの表面に形成された各トランジスタとの間の接続構造の中心点を、黒色の点で示している。
[0252]
 図76も、図62に記載の構成を実現するために、図63と同様の画素の位置において、積層型撮像素子101に備わる配線を用いて図64に記載の各素子へ接続する配線の、一部を記載した図である。
[0253]
 図76は、より具体的には、図61に記載の複数層の配線層62A乃至62Cのうち、半導体基板70の一方の面70Aから数えて3層目の配線層となる配線層62Cの配置を表した図であり、幅を持って配置される配線層62Cの中心線を、太線実線で示している。また、配線層62Cと、前記面70Aの表面に形成された各トランジスタとの間の接続構造の中心点を、黒色の点で示している。なお、図76には、図75に記載した配線層62Bの中心線とそこへの接続構造の中心点も、併せて記載してある。
[0254]
 図77乃至図80は、実施例12の固体撮像装置100の構成の概要を表す図である。
[0255]
 図77乃至図80に記載の固体撮像装置100は、図9に示した実施例1の固体撮像装置100と、以下の基本的な構成は同じである。すなわち、体撮像装置100は、
(1)複数個の積層型撮像素子101が2次元アレイ状に配列された画素アレイ(言い換えれば撮像領域)111と、
(2)上記画素アレイ111に備わる画素を駆動するための回路として、駆動制御回路116、垂直駆動回路112、水平駆動回路114と、
(3)画素を駆動するための回路から、各画素へ、画素を駆動する信号を送るための画素駆動信号線119と、
(4)各画素から読み出した信号を、カラム信号処理回路113へ送るためのデータ出力線117(VSL)と、
(5)上記画素アレイ111に備わる画素から読み出した信号に処理を加えて出力するための、カラム信号処理回路113、出力回路115と、
を備える。
[0256]
 図77乃至図80においては、実線で記載した画素駆動信号線119が、画素アレイ111のロウ方向へ複数画素にまたがって延在し、点線で記載したデータ出力線117が、画素アレイ111のカラム方向へ複数画素にまたがって延在している。画素駆動信号線119は画素を駆動する信号を送るための複数本の信号線である。画素駆動信号線119は、図62に記載の、制御信号線VOA、転送トランジスタTR2rst、TR3trsのゲート電極に接続された信号線TTR2,TTR3,リセット・トランジスタTR1rst、TR2rst、TR3rstのゲート電極に接続された信号線TTRST1,TTRST2,TTRST3、選択トランジスタTR1sel、TR2sel、TR3selゲート電極に接続された信号線TTRSEL1、TTRSEL2、TTRSEL3を含む。さらに、図78乃至図80においては、前記画素駆動信号線119から分岐して、画素アレイ111において各画素を構成している各積層型撮像素子101へと接続される画素駆動信号線119の分岐線が、実線で記載してある。同様に、一方が各積層型撮像素子101へ接続され、他方がデータ出力線117へと接続されるデータ接続線117の分岐線が、点線で記載してある。これら画素駆動信号線119の分岐線とデータ接続線117の分岐線は、図62を参照して説明した、第1および第2の制御部から、各光電変換部17、フォトダイオードPD2,フォトダイオードPD3へ接続される配線を表している。なお、図62を参照して説明したように、実施例12の固体撮像装置100に備わる積層型撮像素子101は、第1および第2の制御部を、4画素分の積層型撮像素子101の間で共有する構成となっている。しかし、図78乃至図80においては、簡単のため、これらの制御部の記載を割愛している。
[0257]
 図77乃至図80において、画素を駆動する回路から各制御部へと接続する画素駆動信号線119はそれぞれ複数本あるが、表記を簡略にするため、これらはまとめてバス表記とした。このバス表記された一組の画素駆動信号線119は、画素アレイ111のロウ方向の2画素当たりに一組ずつ配置されている。同様に、図77乃至図80において、4画素分の積層型撮像素子101の間で共有された各制御部からカラム信号処理回路113へと接続するデータ出力線117もそれぞれ複数本あるので、これらはまとめてバス表記とした。このバス表記された一組のデータ出力線117は、画素アレイ111のカラム方向の2画素当たりに一組ずつ配置されている。さらに、図77乃至図80においては、画素アレイにおける各画素のロウ方向とカラム方向の画素の位置(座標)を(X,Y)という書式で示した。
[0258]
 図78は、図66と図67を参照して説明したように、図66に太線実線で示した繰り返し単位に備わる制御部を用いて、(1,1)、(1,2)、(2,1)、(2,2)の位置の画素に備わる、4個のフォトダイオードPD3の電荷を読み出す状況を、固体撮像装置100の構成概要図上で示したものである。より具体的には、図78に記載の画素駆動信号線119-1を用いて制御部へ駆動信号を送り、(1,1)、(1,2)、(2,1)、(2,2)の位置の画素に備わる、4個のフォトダイオードPD3の電荷を読み出し、読み出した信号をデータ出力線(VSL)117-1を介してカラム信号処理回路113へ送る状況を表している。
[0259]
 図79は、図68と図69を参照して説明したように、図68に太線実線で示した繰り返し単位に備わる制御部を用いて、(1,2)、(1,3)、(2,2)、(2,3)の位置の画素に備わる、4個の光電変換部17の電荷を読み出す状況を、固体撮像装置100の構成概要図上で示したものである。より具体的には、図79に記載の画素駆動信号線119-1を用いて制御部へ駆動信号を送り、(1,2)、(1,3)、(2,2)、(2,3)の位置の画素に備わる、4個の光電変換部17の電荷を読み出し、読み出した信号をデータ出力線(VSL)117-1を介してカラム信号処理回路113へ送る状況を表している。
[0260]
 図80は、図70と図71を参照して説明したように、図70に太線実線で示した繰り返し単位に備わる制御部を用いて、(2,2)、(2,3)、(3,2)、(3,3)の位置の画素に備わる、4個のフォトダイオードPD2の電荷を読み出す状況を、固体撮像装置100の構成概要図上で示したものである。より具体的には、図80に記載の画素駆動信号線119-1を用いて制御部へ駆動信号を送り、(2,2)、(2,3)、(3,2)、(3,3)の位置の画素に備わる、4個のフォトダイオードPD2の電荷を読み出し、読み出した信号をデータ出力線(VSL)117-1を介してカラム信号処理回路113へ送る状況を表している。
[0261]
<第1の撮像素子と、第2および第3の撮像素子との関係>
 例えば、図61を参照して断面構造を、図68と図66と図70、および、図72と図75を参照して平面構造を説明したように、本開示の固体撮像装置100は、第1の撮像素子と、第2および第3の撮像素子との間で、構造が大きく異なる。本開示の積層型撮像素子101は、構造が大きく異なる、第1の撮像素子と、第2および第3の撮像素子と、を積層するために、特有の構成を備えている。
[0262]
 図81は、図75を再掲し、かつ、該図において太線実線で示した制御配線のうち、制御部を共有する4画素分の積層型撮像素子101を駆動するために必要な制御配線のみを太線実線で残し、残りの制御配線は太線点線で記載したものである。さらに、図81においては、該図に記載のオンチップ・マイクロ・レンズ90の中心も記載した。
[0263]
 本開示の積層型撮像素子101に備わる第2および第3の撮像素子は、該撮像素子に備わる光電変換手段であるフォトダイオードPD2とPD3を半導体基板70内に形成し、かつ、半導体基板70が備える2つの表面のうちの、前記フォトダイオードへの光の入射面とは反対側となる面に、該素子を駆動するトランジスタと駆動配線とを配置した、いわゆる裏面照射型の撮像素子となっている。駆動配線を光の入射面とは反対側に配置しているため、画素内のどの領域に配線を配置しても、これが第2および第3の撮像素子に備わるフォトダイオードPD2およびPD3への光の入射を妨げることがない。このため、本開示の積層型撮像素子101は、第2および第3の撮像素子を駆動するための制御配線を、図81に記載したように、画素領域全域に渡って多数配置することが可能となっている。(なお、図81においては、画素境界線の上に制御配線が重畳して記載しているため、画素境界線を認識しにくくなっている。画素境界線の位置は、図63を参照して頂きたい。)
[0264]
 図82は、図72を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズ90の中心と、該図に記載の第1の撮像素子に備わる電荷蓄積用電極12を駆動する配線VOAと、の間の距離d1を図中に書き加えたものである。図72を参照して説明したように、本開示の固体撮像装置100において、第1の撮像素子に備わる電荷蓄積用電極12を駆動する配線VOAは、図82中に細線一点鎖線で記載した画素境界線上に配置することができる。このため、例えばオンチップ・マイクロ・レンズ90の中心を画素の中心に配置する場合、オンチップ・マイクロ・レンズ90の中心と電荷蓄積用電極12の駆動配線VOAとの間の距離d1は、画素の中心から画素の境界までの距離となる。
[0265]
 本開示の積層型撮像素子101に備わる第1の撮像素子も、該撮像素子に備わる光電変換手段(すなわち光電変換部17)が備える2つの表面のうちの、前記光電変換手段への光の入射面とは反対側となる面に、該素子を駆動するトランジスタと駆動配線とを配置した、いわゆる裏面照射型の撮像素子となっている。
[0266]
 しかし、本開示の積層型撮像素子101は、第1の撮像素子と、第2および第3の撮像素子と、を積層する構造となっている。このため、図82に記載した、第1の撮像素子に備わる電荷蓄積用電極12を駆動する配線VOAを不用意に配置すると、これが、第1の撮像素子の下方に配置した第2および第3の撮像素子への光の入射の妨げとなってしまう。
[0267]
 このため、本開示の積層型撮像素子101は、第1の撮像素子に備わる電荷蓄積用電極12を駆動する配線VOAが、第1の撮像素子の下方に配置した第2および第3の撮像素子への光の入射の妨げとならないように、配線VOAをできるだけ画素の中心から遠ざけて、言い換えれば、できるだけ画素境界線に近づけて配置している。より好ましくは、図72を参照して説明したように、配線VOAの中心線を画素境界線上に配置している。言い換えれば、図82に記載した、オンチップ・マイクロ・レンズ90の中心と電荷蓄積用電極12の駆動配線VOAとの間の距離d1は、図81に記載した、駆動配線VOA以外の駆動配線とオンチップ・マイクロ・レンズ90の中心との間の距離よりも、大きくしている。
[0268]
 例えば、図81に記載した、第2の撮像素子に備わる4個の転送トランジスタTR2trsを駆動する4本の駆動配線TG2-1乃至TG2-4とオンチップ・マイクロ・レンズ90の中心との間の距離、および、第3の撮像素子に備わる4個の転送トランジスタTR3trsを駆動する4本の駆動配線TG3-1乃至TG3-4とオンチップ・マイクロ・レンズ90の中心との間の距離、よりも、図82に記載した、オンチップ・マイクロ・レンズ90の中心と電荷蓄積用電極12の駆動配線VOAとの間の距離d1を大きくしている。これにより、この構成を備えない固体撮像装置と比較して、第2および第3の撮像素子への光の入射が妨げられない、という作用効果がもたらされる。
[0269]
 図83は、図68を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズ90の中心と、該図に記載の第1の撮像素子に備わる電荷蓄積用電極12に内接する最大の円の中心と、の間の距離d2を図中に書き加えたものである。
[0270]
 ここで、「対象となる図形に内接する最大の円の中心」は、図形の形状が例えば正方形である場合には、この四辺に内接する円の中心を意味する。一方、図形の形状が例えば長方形である場合には、この3辺に内接する円が最大となるが、この最大の円を配置し得る場所が1点とならず、線分状となる。このように、「対象となる図形に内接する最大の円」を配置し得る場所が1点に限定されない場合は、前記配置し得る場所の中心を、「対象となる図形に内接する最大の円の中心の位置」と定める。例えば、対象となる図形が長方形である場合には、前記長方形の三辺に内接する円を配置し得る線分の、中点を、「対象となる図形に内接する最大の円の中心の位置」と定める。
[0271]
 図84は、図70を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズ90の中心と、該図に記載の第2の撮像素子に備わるフォトダイオードPD2に内接する最大の円の中心と、の間の距離d3を図中に書き加えたものである。
[0272]
 図85は、図66を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズ90の中心と、該図に記載の第3の撮像素子に備わるフォトダイオードPD3に内接する最大の円の中心と、の間の距離d4を図中に書き加えたものである。
[0273]
 図86は、図68を再掲し、かつ、該図に記載のオンチップ・マイクロ・レンズ90の中心と、該図に記載の第1の撮像素子に備わる第1電極11に内接する最大の円の中心と、の間の距離d2を図中に書き加えたものである。
[0274]
 図87は、図68を再掲し、かつ、該図に記載の第1電極11と電荷蓄積用電極12を削除する一方、該図に記載の貫通電極61に内接する最大の円の中心と、オンチップ・マイクロ・レンズ90の中心を書き加え、さらに、前記貫通電極61に内接する最大の円の中心と、前記オンチップ・マイクロ・レンズ90の中心と、の間の距離d3を図中に書き加えたものである。
[0275]
 本開示の積層型撮像素子101は、第1の撮像素子と、第2および第3の撮像素子と、を積層する構造となっている。一方、図87に記載した貫通電極61は、図61に記載したように、シリコン基板70を貫通して形成される電極である。このため、積層型撮像素子101の第2および第3の撮像素子に備わるフォトダイオードPD2およびPD3は、前記貫通電極61を避けて配置する必要がある。このため、図87に記載した、貫通電極61を不用意に配置すると、第2および第3の撮像素子に備わるフォトダイオードPD2およびPD3は、これを避けて配置する必要があるため、フォトダイオードPD2およびPD3が光を受ける面積が小さくなってしまう。
[0276]
 このため、本開示の積層型撮像素子101は、貫通電極61と、貫通電極へ接続する電極であってそれがゆえに貫通電極61を配置する場所を決定する要因となっている第1電極11を、第1の撮像素子の下方に配置した第2および第3の撮像素子に備わるフォトダイオードPD2およびPD3の配置の妨げとならないように、貫通電極61と第1電極11をできるだけ画素の中心から遠ざけて配置している。
[0277]
 より好ましくは、図83乃至図87に記載したように、
(1)電荷蓄積用電極12の内接円中心と、オンチップ・マイクロ・レンズ90中心と、の間の距離d2と、
(2)フォトダイオードPD2の内接円中心と、オンチップ・マイクロ・レンズ90中心と、の間の距離d3と、
(3)フォトダイオードPD3の内接円中心と、オンチップ・マイクロ・レンズ90中心と、の間の距離d4と、よりも、
(4)貫通電極61と、オンチップ・マイクロ・レンズ90中心と、の間の距離d6および、
(5)第1電極11の内接円中心と、オンチップ・マイクロ・レンズ90中心と、の間の距離d5を、
大きくしている。これにより、この構成を備えない固体撮像装置と比較して、フォトダイオードPD2およびPD3の配置が妨げられない、という作用効果がもたらされる。
[0278]
 図88は、図68を再掲し、第1の撮像素子に備わる貫通電極61と第1浮遊拡散層FD1以外の符号を削除したものである。
[0279]
 図89は、図70を再掲し、第2の撮像素子に備わる第2浮遊拡散層FD2以外の符号を削除したものである。
[0280]
 図90は、図66を再掲し、第3の撮像素子に備わる第3浮遊拡散層FD3以外の符号を削除したものである。
[0281]
 図91は、図68を再掲し、第1の撮像素子に備わる電荷蓄積用電極12と、図88乃至図91に記載の貫通電極61、第1浮遊拡散層FD1、第2浮遊拡散層FD2、第3浮遊拡散層FD3と、の位置関係を示す図である。
[0282]
 本開示の積層型撮像素子101は、第1の撮像素子と、第2および第3の撮像素子と、を積層する構造となっている。一方、第1の撮像素子に備わる電荷蓄積用電極12と第2の撮像素子に備わるフォトダイオードPD2と第3の撮像素子に備わるフォトダイオードPD3は、図88乃至図91に記載の貫通電極61と第2浮遊拡散層FD2と第3浮遊拡散層FD3を避けて配置する必要がある。このため、後者(すなわち貫通電極61と第2浮遊拡散層FD2と第3浮遊拡散層FD3)を不用意に配置すると、前者(すなわち電荷蓄積用電極12とフォトダイオードPD2とフォトダイオードPD3)は、後者を避けて配置する必要があるため、前者が光を受ける面積が小さくなってしまう。
[0283]
 このため、本開示の積層型撮像素子101は、前述の後者(すなわち貫通電極61と第2浮遊拡散層FD2と第3浮遊拡散層FD3)が、前述の前者(すなわち電荷蓄積用電極12とフォトダイオードPD2とフォトダイオードPD3)の配置の妨げとならないように、前述の後者をできるだけ画素の中心から遠ざけて、言い換えれば、できるだけ画素境界線に近づけて、配置している。
[0284]
 より好ましくは、図91に記載したように、
(1)貫通電極61に内接する最大の円の中心と、
(2)貫通電極へ接続する電極であってそれがゆえに貫通電極61を配置する場所を決定する要因となっている第1電極11貫通電極に、内接する最大の円の中心と、
(3)第2浮遊拡散層FD2に内接する最大の円の中心と、
(4)第3浮遊拡散層FD3に内接する最大の円の中心と、
を、第1の撮像装置に備わる電荷蓄積用電極12に内接する最大の円の中心よりも、外側に配置している。
[0285]
 より好ましくは、前記(1)乃至(4)を、第1の撮像装置に備わる電荷蓄積用電極12の外形線よりも、外側に配置している。
[0286]
 より好ましくは、前記(1)乃至(4)を、第1の撮像装置に備わる電荷蓄積用電極12の外接円よりも、外側に配置している。
[0287]
 あるいはまた、前記(1)乃至(4)を、第3の撮像装置に備わるフォトダイオードPD3に内接する最大の円よりも、外側に配置している。
[0288]
 あるいはまた、前記(1)乃至(4)を、第3の撮像装置に備わるフォトダイオードPD3の外形線よりも、外側に配置している。
[0289]
 あるいはまた、前記(1)乃至(4)を、第3の撮像装置に備わるフォトダイオードPD2に内接する最大の円よりも、外側に配置している。
[0290]
 あるいはまた、前記(1)乃至(4)を、第3の撮像装置に備わるフォトダイオードPD2の外形線よりも、外側に配置している。
[0291]
 図92は、図68を再掲し、制御部を構成するトランジスタの繰り返し配置単位を示す枠線を除去すると共に、第1電極11と電荷蓄積用電極12との間の最小となる距離d7を書き加えたものである。
[0292]
 図93は、図64を再掲し、制御部を構成するトランジスタの繰り返し配置単位を示す枠線を除去したものである。
[0293]
 図6を参照して説明したように、本開示の実施例の第1の撮像素子に備わる光電変換部17では、電荷蓄積用電極に電荷蓄積用となる第1の電圧を印加することで、光電変換層17で発生した電荷を下層半導体層15Aに蓄積し、また、電荷蓄積用電極に電荷転送用(言い換えれば、電荷読み出し用)となる第2の電圧を印加することで、下層半導体層15Aに蓄積した電荷を第1電極11へと転送して読み出している。この場合、下層半導体層15Aと電荷蓄積用電極12と第1電極11は、それぞれMOSトランジスタにおけるチャネルとゲート電極とドレイン電極と類似の機能を果たしている。しかし、MOSトランジスタは、ソースおよびドレイン領域とチャネル領域との間で導電型が異なり(例えばNMOSの場合、ソースおよびドレイン領域はN型、チャネル領域はP型)、これに起因して、2つの領域の間には電位障壁が生じる。この電位障壁により、トランジスタをオフさせたときには、ソース領域からドレイン領域へのキャリアの移動(言い換えれば、リーク電流)が抑制される。これに対して、第1の撮像素子に備わる光電変換部17の場合、下層半導体層15A内に前記チャネル領域とドレイン領域とのような電位障壁が無い。このため、第1の撮像素子に備わる光電変換部17においてリーク電流を抑制するためには、電荷を蓄積させる電荷蓄積電極12と電荷の転送先となる第1電極11との間の距離を、ある程度離間させることが好ましい。例えば、電荷を蓄積させる電荷蓄積電極12と電荷の転送先となる第1電極11との間の距離を、通常のMOSトランジスタにおける最小のゲート長よりも、大きくすることが好ましい。あるいは、電荷を蓄積させる電荷蓄積電極12と電荷の転送先となる第1電極11との間の距離を、積層型撮像素子101の半導体基板70の一方の面70Aに形成したMOSトランジスタに備わる最小のL長よりも、大きくすることが好ましい。このような構成を備えることにより、このような構成を備えない固体撮像装置100と比較して、下層半導体層15Aに含まれる領域であって電荷蓄積電極12の上方に配置した領域から、下層半導体層15Aに含まれる領域であって第1電極11の上方に配置した領域へと流れるリーク電流を低減できる、という作用効果がもたらされる。
[0294]
<実施例12の変形例>
 図81乃至図93を引用して説明したそれぞれの関係は、図62乃至図80に記載した、画素共有構造を備えた固体撮像装置100だけでなく、画素共有構造を備えない、いわゆる単画素構造の積層型撮像素子101を画素アレイ状に配列した固体撮像装置100においても成り立つ。
[0295]
 単画素構造について、図62と同様の図を図94に、図66と同様の図を図95に、図70と同様の図を図96に、図68と同様の図を図97に、図74と同様の図を図98に、図75と同様の図を図99に、図76と同様の図を図100に、図82と同様の図を図101に、図85と同様の図を図102に、図84と同様の図を図103に、図83と同様の図を図104に、図91と同様の図を図105に、図92と同様の図を図106に、図93と同様の図を図107に示した。
[0296]
 図81乃至図93を引用して説明したそれぞれの関係は、図94乃至図107に記載した、いわゆる単画素構造の積層型撮像素子101を画素アレイ状に配列した固体撮像装置100においても成り立つ。上記の関係が図94乃至図107においても成り立つ様子は、図81乃至図93を引用しての説明と同様であるので、改めての説明は割愛する。
[0297]
 以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例にて説明した撮像素子、積層型撮像素子、固体撮像装置の構造や構成、製造条件、製造方法、使用した材料は例示であり、適宜変更することができる。実施例1の撮像素子と実施例2の撮像素子と実施例3の撮像素子と実施例4の撮像素子と実施例5の撮像素子を任意に組み合わせることができるし、実施例1の撮像素子と実施例2の撮像素子と実施例3の撮像素子と実施例4の撮像素子と実施例6の撮像素子を任意に組み合わせることができる。
[0298]
 場合によっては、浮遊拡散層FD 1,FD 21,FD 3,51C,45C,46Cを共有化することもできる。
[0299]
 図48に、例えば、実施例1において説明した撮像素子、積層型撮像素子の変形例を示すように、第1電極11は、絶縁層82に設けられた開口部84A内を延在し、光電変換層15と接続されている構成とすることもできる。
[0300]
 あるいは又、図49に、例えば、実施例1において説明した撮像素子、積層型撮像素子の変形例を示し、図50Aに第1電極の部分等の拡大された模式的な一部断面図を示すように、第1電極11の頂面の縁部は絶縁層82で覆われており、開口部84Bの底面には第1電極11が露出しており、第1電極11の頂面と接する絶縁層82の面を第1面82a、電荷蓄積用電極12と対向する光電変換層15の部分と接する絶縁層82の面を第2面82bとしたとき、開口部84Bの側面は、第1面82aから第2面82bに向かって広がる傾斜を有する。このように、開口部84Bの側面に傾斜を付けることで、光電変換層15から第1電極11への電荷の移動がより滑らかとなる。尚、図50Aに示した例では、開口部84Bの軸線を中心として、開口部84Bの側面は回転対称であるが、図50Bに示すように、第1面82aから第2面82bに向かって広がる傾斜を有する開口部84Cの側面が電荷蓄積用電極12側に位置するように、開口部84Cを設けてもよい。これによって、開口部84Cを挟んで電荷蓄積用電極12とは反対側の光電変換層15の部分からの電荷の移動が行われ難くなる。また、開口部84Bの側面は、第1面82aから第2面82bに向かって広がる傾斜を有するが、第2面82bにおける開口部84Bの側面の縁部は、図50Aに示したように、第1電極11の縁部よりも外側に位置してもよいし、図50Cに示すように、第1電極11の縁部よりも内側に位置してもよい。前者の構成を採用することで、電荷の転送が一層容易になるし、後者の構成を採用することで、開口部の形成時の形状バラツキを小さくすることができる。
[0301]
 これらの開口部84B,84Cは、絶縁層に開口部をエッチング法に基づき形成するときに形成するレジスト材料から成るエッチング用マスクをリフローすることで、エッチング用マスクの開口側面に傾斜を付け、このエッチング用マスクを用いて絶縁層82をエッチングすることで、形成することができる。
[0302]
 あるいは又、実施例11において説明した電荷排出電極14に関して、図51に示すように、光電変換層15は、絶縁層82に設けられた第2開口部85A内を延在し、電荷排出電極14と接続されており、電荷排出電極14の頂面の縁部は絶縁層82で覆われており、第2開口部85Aの底面には電荷排出電極14が露出しており、電荷排出電極14の頂面と接する絶縁層82の面を第3面82c、電荷蓄積用電極12と対向する光電変換層15の部分と接する絶縁層82の面を第2面82bとしたとき、第2開口部85Aの側面は、第3面82cから第2面82bに向かって広がる傾斜を有する形態とすることができる。
[0303]
 また、図52に、例えば、実施例1において説明した撮像素子、積層型撮像素子の変形例を示すように、第2電極16の側から光が入射し、第2電極16よりの光入射側には遮光層92が形成されている構成とすることもできる。尚、光電変換層よりも光入射側に設けられた各種配線を遮光層として機能させることもできる。
[0304]
 尚、図52に示した例では、遮光層92は、第2電極16の上方に形成されているが、即ち、第2電極16よりの光入射側であって、第1電極11の上方に遮光層92が形成されているが、図53に示すように、第2電極16の光入射側の面の上に配設されてもよい。また、場合によっては、図54に示すように、第2電極16に遮光層92が形成されていてもよい。
[0305]
 あるいは又、第2電極16側から光が入射し、第1電極11には光が入射しない構造とすることもできる。具体的には、図52に示したように、第2電極16よりの光入射側であって、第1電極11の上方には遮光層92が形成されている。あるいは又、図55に示すように、電荷蓄積用電極12及び第2電極16の上方にはオンチップ・マイクロ・レンズ90が設けられており、オンチップ・マイクロ・レンズ90に入射する光は、電荷蓄積用電極12に集光され、第1電極11には到達しない構造とすることもできる。あるいは又、オンチップ・マイクロ・レンズ90に入射する光は、第1電極11には到達しない構造とすることもできる。
[0306]
 これらの構成、構造を採用することで、あるいは又、電荷蓄積用電極12の上方に位置する光電変換層15の部分のみに光が入射するように遮光層92を設け、あるいは又、オンチップ・マイクロ・レンズ90を設計することで、第1電極11の上方に位置する光電変換層15の部分は光電変換に寄与しなくなるので、全画素をより確実に一斉にリセットすることができ、グローバルシャッター機能を一層容易に実現することができる。即ち、これらの構成、構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法にあっては、
 全ての撮像素子において、一斉に、光電変換層15に電荷を蓄積しながら、第1電極11における電荷を系外に排出し、その後、
 全ての撮像素子において、一斉に、光電変換層15に蓄積された電荷を第1電極11に転送し、転送完了後、順次、各撮像素子において第1電極11に転送された電荷を読み出す、
各工程を繰り返す。
[0307]
 このような固体撮像装置の駆動方法にあっては、各撮像素子は、第2電極側から入射した光が第1電極には入射しない構造を有し、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第1電極における電荷を系外に排出するので、全撮像素子において同時に第1電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第1電極に転送し、転送完了後、順次、各撮像素子において第1電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
[0308]
 光電変換層は1層からの構成に限定されない。例えば、実施例1において説明した撮像素子、積層型撮像素子の変形例を図56に示すように、光電変換層15を、例えば、IGZOから成る下層半導体層15Aと、実施例1において説明した光電変換層15を構成する材料から成る上層光電変換層15Bの積層構造とすることもできる。このように下層半導体層15Aを設けることで、電荷蓄積時の再結合を防止することができ、光電変換層15に蓄積した電荷の第1電極11への転送効率を増加させることができるし、暗電流の生成を抑制することができる。
[0309]
 図1及び図2に示した実施例1にあっては、電荷蓄積用電極セグメント12 1,12 2,12 3の厚さを漸次薄くすることで、絶縁層セグメント82 1,82 2,82 3の厚さを漸次厚くしている。一方、実施例1の変形例における電荷蓄積用電極、光電変換層及び第2電極が積層された部分を拡大した模式的な一部断面図を図57に示すように、電荷蓄積用電極セグメント12 1,12 2,12 3の厚さを一定とし、絶縁層セグメント82 1,82 2,82 3の厚さを漸次厚くしてもよい。尚、光電変換層セグメント15 1,15 2,15 3の厚さは一定である。
[0310]
 また、図12に示した実施例2にあっては、電荷蓄積用電極セグメント12 1,12 2,12 3の厚さを漸次薄くすることで、光電変換層セグメント15 1,15 2,15 3の厚さを漸次厚くしている。一方、実施例2の変形例における電荷蓄積用電極、光電変換層及び第2電極が積層された部分を拡大した模式的な一部断面図を図58に示すように、電荷蓄積用電極セグメント12 1,12 2,12 3の厚さを一定とし、絶縁層セグメント82 1,82 2,82 3の厚さを漸次薄くすることで、光電変換層セグメント15 1,15 2,15 3の厚さを漸次厚くしてもよい。
[0311]
 以上に説明した各種の変形例は、他の実施例に対しても適用することができることは云うまでもない。
[0312]
 実施例においては、電子を信号電荷としており、半導体基板に形成された光電変換層の導電型をn型としたが、正孔を信号電荷とする固体撮像装置にも適用できる。この場合には、各半導体領域を逆の導電型の半導体領域で構成すればよく、半導体基板に形成された光電変換層の導電型はp型とすればよい。
[0313]
 また、実施例にあっては、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されて成るCMOS型固体撮像装置に適用した場合を例に挙げて説明したが、CMOS型固体撮像装置への適用に限られるものではなく、CCD型固体撮像装置に適用することもできる。後者の場合、信号電荷は、CCD型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより画素信号(画像信号)が出力される。また、画素が2次元マトリクス状に形成され、画素列毎にカラム信号処理回路を配置して成るカラム方式の固体撮像装置全般に限定するものでもない。更には、場合によっては、選択トランジスタを省略することもできる。
[0314]
 更には、本開示の撮像素子、積層型撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義には、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置(物理量分布検知装置)全般に対して適用可能である。
[0315]
 更には、撮像領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、選択画素から画素単位で画素信号を読み出すX-Yアドレス型の固体撮像装置に対しても適用可能である。固体撮像装置はワンチップとして形成された形態であってもよいし、撮像領域と、駆動回路又は光学系とを纏めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
[0316]
 また、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器を指す。電子機器に搭載されるモジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
[0317]
 本開示の撮像素子、積層型撮像素子から構成された固体撮像装置201を電子機器(カメラ)200に用いた例を、図59に概念図として示す。電子機器200は、固体撮像装置201、光学レンズ210、シャッタ装置211、駆動回路212、及び、信号処理回路213を有する。光学レンズ210は、被写体からの像光(入射光)を固体撮像装置201の撮像面上に結像させる。これにより固体撮像装置201内に、一定期間、信号電荷が蓄積される。シャッタ装置211は、固体撮像装置201への光照射期間及び遮光期間を制御する。駆動回路212は、固体撮像装置201の転送動作等及びシャッタ装置211のシャッタ動作を制御する駆動信号を供給する。駆動回路212から供給される駆動信号(タイミング信号)により、固体撮像装置201の信号転送を行う。信号処理回路213は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、あるいは、モニタに出力される。このような電子機器200では、固体撮像装置201における画素サイズの微細化及び転送効率の向上を達成することができるので、画素特性の向上が図られた電子機器200を得ることができる。固体撮像装置201を適用できる電子機器200としては、カメラに限られるものではなく、デジタルスチルカメラ、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用可能である。
[0318]
 尚、本開示は、以下のような構成を取ることもできる。
[A01]《撮像素子:第1の態様》
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 光電変換部は、N個(但し、N≧2)の光電変換部セグメントから構成されており、
 光電変換層は、N個の光電変換層セグメントから構成されており、
 絶縁層は、N個の絶縁層セグメントから構成されており、
 電荷蓄積用電極は、N個の電荷蓄積用電極セグメントから構成されており、
 第n番目(但し、n=1,2,3・・・N)の光電変換部セグメントは、第n番目の電荷蓄積用電極セグメント、第n番目の絶縁層セグメント及び第n番目の光電変換層セグメントから構成されており、
 nの値が大きい光電変換部セグメントほど、第1電極から離れて位置し、
 第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している撮像素子。
[A02]《撮像素子:第2の態様》
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 光電変換部は、N個(但し、N≧2)の光電変換部セグメントから構成されており、
 光電変換層は、N個の光電変換層セグメントから構成されており、
 絶縁層は、N個の絶縁層セグメントから構成されており、
 電荷蓄積用電極は、N個の電荷蓄積用電極セグメントから構成されており、
 第n番目(但し、n=1,2,3・・・N)の光電変換部セグメントは、第n番目の電荷蓄積用電極セグメント、第n番目の絶縁層セグメント及び第n番目の光電変換層セグメントから構成されており、
 nの値が大きい光電変換部セグメントほど、第1電極から離れて位置し、
 第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している撮像素子。
[A03]《撮像素子:第3の態様》
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 光電変換部は、N個(但し、N≧2)の光電変換部セグメントから構成されており、
 光電変換層は、N個の光電変換層セグメントから構成されており、
 絶縁層は、N個の絶縁層セグメントから構成されており、
 電荷蓄積用電極は、N個の電荷蓄積用電極セグメントから構成されており、
 第n番目(但し、n=1,2,3・・・N)の光電変換部セグメントは、第n番目の電荷蓄積用電極セグメント、第n番目の絶縁層セグメント及び第n番目の光電変換層セグメントから構成されており、
 nの値が大きい光電変換部セグメントほど、第1電極から離れて位置し、
 隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる撮像素子。
[A04]《撮像素子:第4の態様》
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 光電変換部は、N個(但し、N≧2)の光電変換部セグメントから構成されており、
 光電変換層は、N個の光電変換層セグメントから構成されており、
 絶縁層は、N個の絶縁層セグメントから構成されており、
 電荷蓄積用電極は、相互に離間されて配置された、N個の電荷蓄積用電極セグメントから構成されており、
 第n番目(但し、n=1,2,3・・・N)の光電変換部セグメントは、第n番目の電荷蓄積用電極セグメント、第n番目の絶縁層セグメント及び第n番目の光電変換層セグメントから構成されており、
 nの値が大きい光電変換部セグメントほど、第1電極から離れて位置し、
 隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる撮像素子。
[A05]《撮像素子:第5の態様》
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 光電変換部は、N個(但し、N≧2)の光電変換部セグメントから構成されており、
 光電変換層は、N個の光電変換層セグメントから構成されており、
 絶縁層は、N個の絶縁層セグメントから構成されており、
 電荷蓄積用電極は、相互に離間されて配置された、N個の電荷蓄積用電極セグメントから構成されており、
 第n番目(但し、n=1,2,3・・・N)の光電変換部セグメントは、第n番目の電荷蓄積用電極セグメント、第n番目の絶縁層セグメント及び第n番目の光電変換層セグメントから構成されており、
 nの値が大きい光電変換部セグメントほど、第1電極から離れて位置し、
 第1番目の光電変換部セグメントから第N番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている撮像素子。
[A06]《撮像素子:第6の態様》
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 電荷蓄積用電極と絶縁層と光電変換層の積層方向をZ方向、第1電極から離れる方向をX方向としたとき、YZ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第1電極からの距離に依存して変化する撮像素子。
[B01]半導体基板を更に備えており、
 光電変換部は、半導体基板の上方に配置されている[A01]乃至[A06]のいずれか1項に記載の撮像素子。
[B02]第1電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている[A01]乃至[B01]のいずれか1項に記載の撮像素子。
[B03]光電変換層は、絶縁層に設けられた開口部内を延在し、第1電極と接続されている[A01]乃至[B01]のいずれか1項に記載の撮像素子。
[B04]第1電極の頂面の縁部は絶縁層で覆われており、
 開口部の底面には第1電極が露出しており、
 第1電極の頂面と接する絶縁層の面を第1面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第2面としたとき、開口部の側面は、第1面から第2面に向かって広がる傾斜を有する[B03]に記載の撮像素子。
[B05]第1面から第2面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する[B04]に記載の撮像素子。
[B06]《第1電極及び電荷蓄積用電極の電位の制御》
 半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
 第1電極及び電荷蓄積用電極は、駆動回路に接続されており、
 電荷蓄積期間において、駆動回路から、第1電極に電位V 11が印加され、電荷蓄積用電極に電位V 12が印加され、光電変換層に電荷が蓄積され、
 電荷転送期間において、駆動回路から、第1電極に電位V 21が印加され、電荷蓄積用電極に電位V 22が印加され、光電変換層に蓄積された電荷が第1電極を経由して制御部に読み出される[A01]乃至[B05]のいずれか1項に記載の撮像素子。
但し、第1電極の電位が第2電極より高い場合、
12≧V 11、且つ、V 22<V 21
であり、第1電極の電位が第2電極より低い場合、
12≦V 11、且つ、V 22>V 21
である。
[B07]《電荷排出電極》
 光電変換層に接続され、第1電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている[A01]乃至[B06]のいずれか1項に記載の撮像素子。
[B08]電荷排出電極は、第1電極及び電荷蓄積用電極を取り囲むように配置されている[B07]に記載の撮像素子。
[B09]光電変換層は、絶縁層に設けられた第2開口部内を延在し、電荷排出電極と接続されており、
 電荷排出電極の頂面の縁部は絶縁層で覆われており、
 第2開口部の底面には電荷排出電極が露出しており、
 電荷排出電極の頂面と接する絶縁層の面を第3面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第2面としたとき、第2開口部の側面は、第3面から第2面に向かって広がる傾斜を有する[B07]又は[B08]に記載の撮像素子。
[B10]《第1電極、電荷蓄積用電極及び電荷排出電極の電位の制御》
 半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
 第1電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
 電荷蓄積期間において、駆動回路から、第1電極に電位V 11が印加され、電荷蓄積用電極に電位V 12が印加され、電荷排出電極に電位V 14が印加され、光電変換層に電荷が蓄積され、
 電荷転送期間において、駆動回路から、第1電極に電位V 21が印加され、電荷蓄積用電極に電位V 22が印加され、電荷排出電極に電位V 24が印加され、光電変換層に蓄積された電荷が第1電極を介して制御部に読み出される[B07]乃至[B09]のいずれか1項に記載の撮像素子。
但し、第1電極の電位が第2電極より高い場合、
14>V 11、且つ、V 24<V 21
であり、第1電極の電位が第2電極より低い場合、
14<V 11、且つ、V 24>V 21
である。
[B11]第1電極の電位が第2電極より高い場合、電荷転送期間において、第1電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第1電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
 第1電極の電位が第2電極より低い場合、電荷転送期間において、第1電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第1電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い[A01]乃至[B10]のいずれか1項に記載の撮像素子。
[B12]半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
 第1電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている[A01]乃至[B11]のいずれか1項に記載の撮像素子。
[B13]半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
 浮遊拡散層は、リセット・トランジスタの一方のソース/ドレイン領域に接続されており、
 増幅トランジスタの一方のソース/ドレイン領域は、選択トランジスタの一方のソース/ドレイン領域に接続されており、選択トランジスタの他方のソース/ドレイン領域は信号線に接続されている[B12]に記載の撮像素子。
[B14]電荷蓄積用電極の大きさは第1電極よりも大きい[A01]乃至[B13]のいずれか1項に記載の撮像素子。
[B15]第2電極側から光が入射し、第2電極よりの光入射側には遮光層が形成されている[A01]乃至[B14]のいずれか1項に記載の撮像素子。
[B16]第2電極側から光が入射し、第1電極には光が入射しない[A01]乃至[B14]のいずれか1項に記載の撮像素子。
[B17]第2電極よりの光入射側であって、第1電極の上方には遮光層が形成されている[B16]に記載の撮像素子。
[B18]電荷蓄積用電極及び第2電極の上方にはオンチップ・マイクロ・レンズが設けられており、
 オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される[B16]に記載の撮像素子。
[C01]《積層型撮像素子》
 [A01]乃至[B18]のいずれか1項に記載の撮像素子を少なくとも1つ有する積層型撮像素子。
[D01]《固体撮像装置:第1の態様》
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えた撮像素子を、複数、有しており、
 複数の撮像素子から撮像素子ブロックが構成されており、
 撮像素子ブロックを構成する複数の撮像素子において第1電極が共有されている固体撮像装置。
[D02]《固体撮像装置:第2の態様》
 [A01]乃至[B17]のいずれか1項に記載の撮像素子を、複数、有しており、
 複数の撮像素子から撮像素子ブロックが構成されており、
 撮像素子ブロックを構成する複数の撮像素子において第1電極が共有されている固体撮像装置。
[D03]撮像素子ブロックを構成する複数の撮像素子の間には転送制御用電極が配設されている[D01]又は[D02]に記載の固体撮像装置。
[D04]1つの撮像素子の上方に1つのオン・チップ・マイクロ・レンズが配設されている[D01]乃至[D03]のいずれか1項に記載の固体撮像装置。
[D05]2つの撮像素子から撮像素子ブロックが構成されており、
 撮像素子ブロックの上方に1つのオン・チップ・マイクロ・レンズが配設されている[D01]乃至[D04]のいずれか1項に記載の固体撮像装置。
[D06]複数の撮像素子に対して1つの浮遊拡散層が設けられている[D01]乃至[D05]のいずれか1項に記載の固体撮像装置。
[D07]第1電極は、各撮像素子の電荷蓄積用電極に隣接して配置されている[D01]乃至[D06]のいずれか1項に記載の固体撮像装置。
[D08]第1電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはいない[D01]乃至[D07]のいずれか1項に記載の固体撮像装置。
[D09]撮像素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離は、第1電極に隣接した撮像素子における第1電極と電荷蓄積用電極との間の距離よりも長い[D08]に記載の固体撮像装置。
[E01]《固体撮像装置:第3の態様》
 [A01]乃至[A06]のいずれか1項に記載の撮像素子を、複数、備えた固体撮像装置。
[E02]《固体撮像装置:第4の態様》
 [C01]に記載の積層型撮像素子を、複数、備えた固体撮像装置。
[F01]《固体撮像装置の駆動方法》
 第1電極、光電変換層及び第2電極が積層されて成る光電変換部を備えており、
 光電変換部は、更に、第1電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
 第2電極側から光が入射し、第1電極には光が入射しない構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法であって、
 全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第1電極における電荷を系外に排出し、その後、
 全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第1電極に転送し、転送完了後、順次、各撮像素子において第1電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法。

符号の説明

[0319]
10 1,10 2,10 3・・・光電変換部セグメント、11,11’・・・第1電極、12,12’・・・電荷蓄積用電極、12 1,12 2,12 3・・・電荷蓄積用電極セグメント、13’・・・転送制御用電極、14・・・電荷排出電極、15・・・光電変換層、15 1,15 2,15 3・・・光電変換層セグメント、16・・・第2電極、41・・・第2撮像素子を構成するn型半導体領域、43・・・第3撮像素子を構成するn型半導体領域、42,44,73・・・p +層、FD 1,FD 21,FD 3,45C,46C・・・浮遊拡散層、TR1 amp・・・増幅トランジスタ、TR1 rst・・・リセット・トランジスタ、TR1 sel・・・選択トランジスタ、51・・・リセット・トランジスタTR1 rstのゲート部、51A・・・リセット・トランジスタTR1 rstのチャネル形成領域、51B,51C・・・リセット・トランジスタTR1 rstのソース/ドレイン領域、52・・・増幅トランジスタTR1 ampのゲート部、52A・・・増幅トランジスタTR1 ampチャネル形成領域、52B,52C・・・増幅トランジスタTR1 ampのソース/ドレイン領域、53・・・選択トランジスタTR1 selのゲート部、53A・・・選択トランジスタTR1 selのチャネル形成領域、53B,53C・・・選択トランジスタTR1 selのソース/ドレイン領域、TR2 trs・・・転送トランジスタ、45・・・転送トランジスタのゲート部、TR2 rst・・・リセット・トランジスタ、TR2 amp・・・増幅トランジスタ、TR2 sel・・・選択トランジスタ、TR3 trs・・・転送トランジスタ、46・・・転送トランジスタのゲート部、TR3 rst・・・リセット・トランジスタ、TR3 amp・・・増幅トランジスタ、TR3 sel・・・選択トランジスタ、V DD・・・電源、RST 1,RST 2,RST 3・・・リセット線、SEL 1,SEL 2,SEL 3・・・選択線、117,VSL 1,VSL 2,VSL 3・・・信号線、TG 2,TG 3・・・転送ゲート線、V OA,V OT,V OU・・・配線、61・・・コンタクトホール部、62・・・配線層、63,64,68A・・・パッド部、65,68B・・・接続孔、66,67,69・・・接続部、70・・・半導体基板、70A・・・半導体基板の第1面(おもて面)、70B・・・半導体基板の第2面(裏面)、71・・・素子分離領域、72・・・酸化膜、74・・・HfO 2膜、75・・・絶縁膜、76・・・層間絶縁層、77,78,81・・・層間絶縁層、82・・・絶縁層、82 1,82 2,82 3・・・絶縁層セグメント、82a・・・絶縁層の第1面、82b・・・絶縁層の第2面、82c・・・絶縁層の第3面、83・・・保護層、84,84A,84B,84C・・・開口部、85,85A・・・第2開口部、90・・・オンチップ・マイクロ・レンズ、91・・・層間絶縁層より下方に位置する各種の撮像素子構成要素、92・・・遮光層、100・・・固体撮像装置、101・・・積層型撮像素子、111・・・撮像領域、112・・・垂直駆動回路、113・・・カラム信号処理回路、114・・・水平駆動回路、115・・・出力回路、116・・・駆動制御回路、118・・・水平信号線、200・・・電子機器(カメラ)、201・・・固体撮像装置、210・・・光学レンズ、211・・・シャッタ装置、212・・・駆動回路、213・・・信号処理回路

請求の範囲

[請求項1]
 第1撮像素子と、
 第2撮像素子と、
 前記第2撮像素子へ電気的に接続した、第1転送トランジスタおよび第1リセットトランジスタおよび第1選択トランジスタと、
 第3撮像素子と、
 前記第3撮像素子へ電気的に接続した、第2転送トランジスタおよび第2リセットトランジスタおよび第2選択トランジスタと、
 オンチップ・マイクロ・レンズと、
を備えた画素を有し、
 前記第1撮像素子は、第1電極と、第3電極と、前記第1及び第3電極に対向する第2電極とを備え、
 前記画素は、
 前記第3電極に接続した第3電極制御線と、
 前記第1転送トランジスタと、前記第1リセットトランジスタと、前記第1選択トランジスタと、前記第2転送トランジスタと、前記第2リセットトランジスタと、前記第2選択トランジスタと、のそれぞれに接続し、前記第3電極制御線とは異なる、複数本の制御線と、
をさらに備え、
 かつ、前記画素は、
 該画素に備わるオンチップ・マイクロ・レンズの中心と、該画素に備わる前記複数本の制御線のいずれかとの間の距離が、該画素に備わるオンチップ・マイクロ・レンズの中心と該画素に備わる前記第3電極制御線との間の距離よりも小さい固体撮像素子。
[請求項2]
 画素は、
 第1撮像素子と、
 第2撮像素子と、
 第3撮像素子と、
 オンチップ・マイクロ・レンズと、
を備え、
 第1電極内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d4、または、浮遊拡散領域内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d5よりも、 電荷蓄積用電極内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d1と、第2撮像素子内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d2と、第3撮像素子内接円中心とオンチップ・マイクロ・レンズ中心との間の距離d3とが小さい固体撮像装置。
[請求項3]
 第1撮像素子と、
 前記第1撮像素子へ電気的に接続した第1浮遊拡散領域と、
 第2撮像素子と、
 前記第2撮像素子へ電気的に接続した第2浮遊拡散領域と、
 第3撮像素子と、
 前記第3撮像素子へ電気的に接続した第3浮遊拡散領域と、
 オンチップ・マイクロ・レンズと、
を備えた画素を有し、
 前記第1撮像素子は、第1電極と、第3電極と、前記第1及び第3電極に対向する第2電極とを備え、
 前記第1乃至第3浮遊拡散層のそれぞれの中心のいずれをも、前記第3電極の内接円よりも外側、あるいは、前記第3電極の外形線よりも外側、もしくは、前記第3電極の外接円よりも外側に配置している固体撮像素子。
[請求項4]
 第1撮像素子と、
 第2撮像素子と、
 前記第2撮像素子へ電気的に接続した、第1転送トランジスタおよび第1リセットトランジスタおよび第1選択トランジスタと、
 第3撮像素子と、
 前記第3撮像素子へ電気的に接続した、第2転送トランジスタおよび第2リセットトランジスタおよび第2選択トランジスタと、
 オンチップ・マイクロ・レンズと、
を備えた画素を有し、
 前記第1撮像素子は、第1電極と、第3電極と、前記第1及び第3電極に対向する第2電極とを備え、
 前記第3電極と前記第1電極との間の最小距離よりも、前記第1および第2転送トランジスタと前記第1および第2リセットトランジスタと前記第1および第2選択トランジスタとにおいて最小となるチャネル長のほうが短い固体撮像素子。
[請求項5]
 画素内に、
 第1撮像素子と、
 第2撮像素子と、
 第3撮像素子と、
 オンチップ・マイクロ・レンズと、
を備え、
 前記第1撮像素子は、
 第1電極と、第3電極と、前記第1及び第3電極に対向する第2電極とを備え、
 前記第3電極の面積は、前記第3撮像素子よりも大きい固体撮像装置。
[請求項6]
 前記第3電極の面積は、前記第2撮像素子よりも小さい請求項5に記載の固体撮像装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29]

[ 図 30]

[ 図 31]

[ 図 32]

[ 図 33]

[ 図 34]

[ 図 35]

[ 図 36]

[ 図 37]

[ 図 38]

[ 図 39]

[ 図 40]

[ 図 41]

[ 図 42]

[ 図 43]

[ 図 44]

[ 図 45]

[ 図 46]

[ 図 47]

[ 図 48]

[ 図 49]

[ 図 50]

[ 図 51]

[ 図 52]

[ 図 53]

[ 図 54]

[ 図 55]

[ 図 56]

[ 図 57]

[ 図 58]

[ 図 59]

[ 図 60]

[ 図 61]

[ 図 62]

[ 図 63]

[ 図 64]

[ 図 65]

[ 図 66]

[ 図 67]

[ 図 68]

[ 図 69]

[ 図 70]

[ 図 71]

[ 図 72]

[ 図 73]

[ 図 74]

[ 図 75]

[ 図 76]

[ 図 77]

[ 図 78]

[ 図 79]

[ 図 80]

[ 図 81]

[ 図 82]

[ 図 83]

[ 図 84]

[ 図 85]

[ 図 86]

[ 図 87]

[ 図 88]

[ 図 89]

[ 図 90]

[ 図 91]

[ 図 92]

[ 図 93]

[ 図 94]

[ 図 95]

[ 図 96]

[ 図 97]

[ 図 98]

[ 図 99]

[ 図 100]

[ 図 101]

[ 図 102]

[ 図 103]

[ 図 104]

[ 図 105]

[ 図 106]

[ 図 107]