このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019043918) 電界効果トランジスタ
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/043918 国際出願番号: PCT/JP2017/031625
国際公開日: 07.03.2019 国際出願日: 01.09.2017
IPC:
H01L 21/336 (2006.01) ,H01L 21/338 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/812 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
338
ショットキーゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
80
PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812
ショットキーゲートを有するもの
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
渡辺 伸介 WATANABE, Shinsuke; JP
代理人:
高田 守 TAKADA, Mamoru; JP
高橋 英樹 TAKAHASHI, Hideki; JP
優先権情報:
発明の名称: (EN) FIELD-EFFECT TRANSISTOR
(FR) TRANSISTOR À EFFET DE CHAMP
(JA) 電界効果トランジスタ
要約:
(EN) The field-effect transistor according to the present invention is provided with: a semiconductor substrate; a plurality of drain electrodes provided on a first surface of the semiconductor substrate, the drain electrodes extending in a first direction; a plurality of source electrodes arranged alternately with respect to the plurality of drain electrodes; a plurality of gate electrodes, each of which is provided between the plurality of source electrodes and the plurality of drain electrodes; an input terminal connected to the plurality of gate electrodes; an output terminal connected to the plurality of drain electrodes; and a plurality of metal layers provided to the semiconductor substrate so as to be set apart from the first surface, the metal layers extending in a second direction intersecting the first direction. The plurality of metal layers include a first metal layer, and a second metal layer that is longer than the first metal layer and intersects more drain electrodes than does the first metal layer when viewed from a direction perpendicular to the first surface. From among the plurality of drain electrodes, drain electrodes having a greater line length from the input terminal to the output terminal have more metal layers provided immediately below the drain electrodes.
(FR) La présente invention concerne un transistor à effet de champ comprenant : un substrat semi-conducteur ; une pluralité d'électrodes drain disposées sur une première surface du substrat semi-conducteur et s'étendant dans une première direction ; une pluralité d'électrodes source disposées en alternance relativement à la pluralité d'électrodes drain ; une pluralité d'électrodes grille disposées chacune entre la pluralité d'électrodes source et la pluralité d'électrodes drain ; une borne d'entrée reliée à la pluralité d'électrodes grille ; une borne de sortie reliée à la pluralité d'électrodes drain ; et une pluralité de couches métalliques disposées sur le substrat semi-conducteur de façon à être espacées de la première surface, les couches métalliques s'étendant dans une seconde direction croisant la première direction. La pluralité de couches métalliques comprennent une première couche métallique, et une seconde couche métallique qui est plus longue que la première couche métallique et qui croise plus d'électrodes drain que la première couche métallique vues depuis une direction perpendiculaire à la première surface. Certaines électrodes drain de la pluralité d'électrodes drain dont la longueur de ligne de la borne d'entrée à la borne de sortie est supérieure présentent davantage de couches métalliques disposées directement sous les électrodes drain.
(JA) 本願の発明に係る電界効果トランジスタは、半導体基板と、半導体基板の第1面に設けられ、第1方向に伸びる複数のドレイン電極と、複数のドレイン電極と互いに交互に並ぶ複数のソース電極と、複数のソース電極と複数のドレイン電極との間にそれぞれ設けられた複数のゲート電極と、複数のゲート電極と接続された入力端子と、複数のドレイン電極と接続された出力端子と、半導体基板に第1面と離れて設けられ、第1方向と交差する第2方向に伸びる複数の金属層と、を備え、複数の金属層は、第1金属層と、第1金属層よりも長く、第1面と垂直な方向から見て第1金属層よりも多くのドレイン電極と交差する第2金属層と、を含み、複数のドレイン電極のうち入力端子から出力端子までの線路長が短いドレイン電極ほど、直下に多くの金属層が設けられる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)