このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019042118) METHOD OF FABRICATING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR, ARRAY SUBSTRATE, AND DISPLAY APPARATUS
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/042118 国際出願番号: PCT/CN2018/100236
国際公開日: 07.03.2019 国際出願日: 13.08.2018
IPC:
H01L 21/335 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
出願人:
BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
PEKING UNIVERSITY [CN/CN]; No.5 Yiheyuan Rd., Haidian District Beijing 100871, CN
発明者:
MENG, Hu; CN
LIANG, Xuelei; CN
XIA, Jiye; CN
TIAN, Boyuan; CN
DONG, Guodong; CN
HUANG, Qi; CN
代理人:
TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan CHEN 10th Floor, Tower D, Minsheng Financial Center 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
優先権情報:
201710774682.531.08.2017CN
発明の名称: (EN) METHOD OF FABRICATING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR, ARRAY SUBSTRATE, AND DISPLAY APPARATUS
(FR) PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À COUCHES MINCES, TRANSISTOR À COUCHES MINCES, SUBSTRAT DE RÉSEAU, ET APPAREIL D'AFFICHAGE
要約:
(EN) A method of fabricating a thin film transistor. The method includes selecting a nano-structure material having a monotonic relationship between a threshold voltage and a channel length when the nano-structure material is formed as a channel part in a thin film transistor; forming an active layer using the nano-structure material; determining a nominal channel length of a channel part of the thin film transistor based on the monotonic relationship and a reference threshold voltage so that the thin film transistor is formed to have a nominal threshold voltage; and forming a source electrode and a drain electrode thereby forming the channel part in the active layer having the nominal channel length.
(FR) La présente invention concerne un procédé de fabrication d'un transistor à couches minces. Le procédé consiste à sélectionner un matériau de nano-structure ayant une relation monotone entre une tension seuil et une longueur de canal lorsque le matériau de nano-structure est formé en tant que partie de canal dans un transistor à couches minces ; à former une couche active à l'aide du matériau de nano-structure ; à déterminer une longueur de canal nominale d'une partie de canal du transistor à couches minces sur la base de la relation monotone et d'une tension seuil de référence de sorte que le transistor à couches minces est formé pour avoir une tension seuil nominale ; et à former une électrode de source et une électrode de drain, formant ainsi la partie de canal dans la couche active ayant la longueur de canal nominale.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)