このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019042107) ARRAY SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/042107 国際出願番号: PCT/CN2018/099537
国際公開日: 07.03.2019 国際出願日: 09.08.2018
IPC:
H01L 23/58 (2006.01) ,H01L 27/12 (2006.01) ,H01L 21/84 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
58
他に分類されない半導体装置用構造的電気的装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
12
基板が半導体本体以外のもの,例.絶縁体本体
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
84
基板が半導体本外以外のもの,例.絶縁体本外のもの
出願人:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
成都京东方光电科技有限公司 CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国四川省成都市 高新区(西区)合作路1188号 No.1188 Hezuo Rd., (West Zone), Hi-tech Development Zone Chengdu, Sichuan 611731, CN
発明者:
徐元杰 XU, Yuanjie; CN
高山 GAO, Shan; CN
代理人:
中国专利代理(香港)有限公司 CHINA PATENT AGENT (H.K.) LTD.; 中国香港特别行政区 湾仔港湾道23号鹰君中心22号楼 22/F, Great Eagle Centre 23 Harbour Road, Wanchai Hong Kong, CN
優先権情報:
201710778806.731.08.2017CN
発明の名称: (EN) ARRAY SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE
(ZH) 阵列基板及其制作方法以及显示装置
要約:
(EN) The present disclosure relates to the technical field of display, and provides an array substrate, a method for manufacturing same, and a display device. The array substrate comprises a display area and a wiring area surrounding the display area. The array substrate further comprises a base substrate as well as a first conductive layer, a first insulating layer, a second conductive layer, a second insulating layer, and a patterned shielding layer sequentially arranged on the base substrate. The shielding layer comprises a shielding part located in the wiring area. The first conductive layer comprises a first signal line lead located in the wiring area, the second conductive layer comprises a second signal line lead located in the wiring area, and orthographic projections of the first signal line lead and second signal line lead on the base substrate do not overlap. A difference value between a vertical distance from the first signal line lead to the shielding layer and a vertical distance from the second signal line lead to the shielding layer is smaller than the thickness of the first insulating layer.
(FR) La présente invention se rapporte au champ technique de l’affichage, et concerne un substrat de réseau, son procédé de fabrication et un dispositif d’affichage. Le substrat de réseau comprend une zone d’affichage et une zone de câblage entourant la zone d'affichage. Le substrat de réseau comprend en outre un substrat de base ainsi qu'une première couche conductrice, une première couche isolante, une seconde couche conductrice, une seconde couche isolante, et une couche de blindage à motifs disposée de manière séquentielle sur le substrat de base. La couche de blindage comprend une partie de blindage située dans la zone de câblage. La première couche conductrice comprend un premier conducteur de ligne de signal situé dans la zone de câblage, la seconde couche conductrice comprenant un second conducteur de ligne de signal situé dans la zone de câblage, et des projections orthographiques du premier conducteur de ligne de signal et du second conducteur de ligne de signal sur le substrat de base ne se chevauchent pas. Une valeur de différence entre une distance verticale du premier conducteur de ligne de signal à la couche de blindage et une distance verticale du second conducteur de ligne de signal à la couche de blindage est inférieure à l'épaisseur de la première couche isolante.
(ZH) 本公开涉及显示技术领域,并且提供了阵列基板及其制作方法以及显示装置。阵列基板包括显示区域以及围绕显示区域的走线区域。阵列基板还包括衬底基板以及依次设置在衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层和图案化的屏蔽层。屏蔽层包括位于走线区域中的屏蔽部分。第一导电层包括位于走线区域中的第一信号线引线,并且第二导电层包括位于走线区域中的第二信号线引线,第一信号线引线与第二信号线引线在衬底基板上的正投影不重叠。第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 中国語 (ZH)
国際出願言語: 中国語 (ZH)