このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019039304) 半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2019/039304 国際出願番号: PCT/JP2018/029937
国際公開日: 28.02.2019 国際出願日: 09.08.2018
IPC:
H01L 21/336 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 27/06 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/78 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
06
複数の個々の構成部品を反復しない形で含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
06
半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
出願人:
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city, Aichi 4488661, JP
発明者:
小田 洋平 ODA Youhei; JP
代理人:
特許業務法人ゆうあい特許事務所 YOU-I PATENT FIRM; 愛知県名古屋市中区錦一丁目6番5号 名古屋錦シティビル4階 Nagoya Nishiki City Bldg. 4F 1-6-5, Nishiki, Naka-ku, Nagoya-shi, Aichi 4600003, JP
優先権情報:
2017-15881621.08.2017JP
2017-15881721.08.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
要約:
(EN) This invention comprises: a semiconductor substrate (10); a semiconductor element (18) formed on one surface (10a) of the semiconductor substrate (10); an insulating film (20) formed on the one surface (10a) of the semiconductor substrate (10) so as to cover the semiconductor element (18), in which formed therein are first contact holes (21) exposing an area on the one surface (10a)-side of the semiconductor substrate (10) and second contact holes (22) exposing the semiconductor element (18); first electrodes (23) electrically connected to the area on the one surface (10a)-side of the semiconductor substrate (10) through the first contact holes (21); and second electrodes (24) electrically connected to the semiconductor element (18) through the second contact holes (22). The insulating film (20) is configured such that one surface (20a), on the opposite side to the one surface (10a) of the semiconductor substrate (10), is planarized, and the space between said one surface (20a) and the one surface (10a) of the semiconductor substrate is equal along the surface direction of the semiconductor substrate (10).
(FR) La présente invention comprend : un substrat semi-conducteur (10); un élément semi-conducteur (18) formé sur une surface (10a) du substrat semi-conducteur (10); un film isolant (20) formé sur ladite surface (10a) du substrat semi-conducteur (10) de manière à recouvrir l'élément semi-conducteur (18), dans lequel sont formés des premiers trous de contact (21) exposant une zone sur le coté de ladite surface (10a) du substrat semi-conducteur (10) et des seconds trous de contact (22) exposant l'élément semi-conducteur (18); des premières électrodes (23) connectées électriquement à la zone sur le coté de ladite surface (10a) du substrat semi-conducteur (10) à travers les premiers trous de contact (21); et des secondes électrodes (24) électroconnectées à l'élément semi-conducteur (18) par l'intermédiaire des seconds trous de contact (22). Le film isolant (20) est configuré de telle sorte qu'une surface (20a), sur le côté opposé à la surface (10a) du substrat semi-conducteur (10), est planarisée, et l'espace entre ladite surface (20a) et la surface (10a) du substrat semi-conducteur est identique le long de la direction de surface du substrat semi-conducteur (10).
(JA) 半導体基板(10)と、半導体基板(10)の一面(10a)上に形成された半導体素子(18)と、半導体素子(18)を覆う状態で半導体基板(10)の一面(10a)上に形成され、半導体基板(10)における一面(10a)側の領域を露出させる第1コンタクトホール(21)、および半導体素子(18)を露出させる第2コンタクトホール(22)が形成された絶縁膜(20)と、第1コンタクトホール(21)を介して半導体基板(10)における一面(10a)側の領域と電気的に接続される第1電極(23)と、第2コンタクトホール(22)を介して半導体素子(18)と電気的に接続される第2電極(24)とを備える。そして、絶縁膜(20)は、半導体基板(10)の一面(10a)と反対側の一面(20a)が平坦化され、かつ当該一面(20a)と半導体基板の一面(10a)との間隔が半導体基板(10)の面方向に沿って等しくなるようにする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)