このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019039173) 半導体装置および半導体装置の製造方法
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2019/039173 国際出願番号: PCT/JP2018/027747
国際公開日: 28.02.2019 国際出願日: 24.07.2018
IPC:
G03F 9/00 (2006.01) ,G03F 7/20 (2006.01)
G 物理学
03
写真;映画;光波以外の波を使用する類似技術;電子写真;ホログラフイ
F
フォトメカニカル法による凹凸化又はパターン化された表面の製造,例.印刷用,半導体装置の製造法用;そのための材料;そのための原稿;そのために特に適合した装置
9
原稿,マスク,フレーム,写真シート,表面構造または模様が作成された表面,の位置決めまたは位置合わせ,例.自動的なもの
G 物理学
03
写真;映画;光波以外の波を使用する類似技術;電子写真;ホログラフイ
F
フォトメカニカル法による凹凸化又はパターン化された表面の製造,例.印刷用,半導体装置の製造法用;そのための材料;そのための原稿;そのために特に適合した装置
7
フォトメカニカル法,例.フォトリソグラフ法,による凹凸化又はパターン化された表面,例.印刷表面,の製造;そのための材料,例.フォトレジストからなるもの;そのため特に適合した装置
20
露光;そのための装置
出願人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1 Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
発明者:
佐藤輝幸 SATO Teruyuki; JP
荒川伸一 ARAKAWA Shinichi; JP
榎本貴幸 ENOMOTO Takayuki; JP
千葉洋平 CHIBA Yohei; JP
代理人:
松尾憲一郎 MATSUO Kenichiro; JP
優先権情報:
2017-15872421.08.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
要約:
(EN) The present invention simplifies manufacture of an alignment mark of a semiconductor device. Provided is a semiconductor device that is provided with a semiconductor substrate, an epitaxial layer, and an alignment mark. The epitaxial layer that is provided in the semiconductor device is formed of a single crystal semiconductor epitaxially grown on a surface of the semiconductor substrate that is provided in the semiconductor device. The alignment mark that is provided in the semiconductor device is disposed between the semiconductor substrate and the epitaxial layer.
(FR) La présente invention simplifie la fabrication d'un repère d'alignement d'un dispositif à semi-conducteur. L'invention concerne un dispositif à semi-conducteur qui est doté d'un substrat à semi-conducteur, d'une couche épitaxiale et d'un repère d'alignement. La couche épitaxiale qui se trouve dans le dispositif à semi-conducteur est formée d'un semi-conducteur monocristallin formé par croissance épitaxiale sur une surface du substrat à semi-conducteur qui se trouve dans le dispositif à semi-conducteur. Le repère d'alignement qui se trouve dans le dispositif à semi-conducteur est disposé entre le substrat à semi-conducteur et la couche épitaxiale.
(JA) 半導体装置における位置合わせマークの製造を簡略化する。 半導体基板、エピタキシャル層および位置合わせマークを具備する半導体装置が提供される。その半導体装置が具備するエピタキシャル層は、その半導体装置が具備する半導体基板の表面においてエピタキシャル成長した単結晶の半導体により構成される。その半導体装置が具備するその位置合わせマークは、その半導体基板およびそのエピタキシャル層の間に配置される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)