このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019037997) CARRIER AND COMPONENT WITH A BUFFER LAYER, AND METHOD FOR PRODUCING A COMPONENT
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/037997 国際出願番号: PCT/EP2018/069910
国際公開日: 28.02.2019 国際出願日: 23.07.2018
IPC:
H01L 33/62 (2010.01) ,H01L 33/38 (2010.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
33
光の放出に特に適用される少なくとも1つの電位障壁または表面障壁を有する半導体装置;それらの装置またはその部品の製造,あるいは処理に特に適用される方法または装置;それらの装置の細部
48
半導体素子本体のパッケージに特徴のあるもの
62
半導体素子本体へまたは半導体本体から電流を流す部品,例.リードフレーム,ワイヤボンドまたはハンダ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
33
光の放出に特に適用される少なくとも1つの電位障壁または表面障壁を有する半導体装置;それらの装置またはその部品の製造,あるいは処理に特に適用される方法または装置;それらの装置の細部
36
電極に特徴があるもの
38
特定の形状
出願人:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
発明者:
ALTIERI-WEIMAR, Paola; DE
NEUDECKER, Ingo; DE
ZITZLSPERGER, Michael; DE
GRÖTSCH, Stefan; DE
KOCH, Holger; DE
代理人:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
優先権情報:
10 2017 119 344.824.08.2017DE
発明の名称: (EN) CARRIER AND COMPONENT WITH A BUFFER LAYER, AND METHOD FOR PRODUCING A COMPONENT
(FR) SUPPORT ET COMPOSANT COMPRENANT UNE COUCHE TAMPON ET PROCÉDÉ DE FABRICATION D'UN COMPOSANT
(DE) TRÄGER UND BAUTEIL MIT PUFFERSCHICHT SOWIE VERFAHREN ZUR HERSTELLUNG EINES BAUTEILS
要約:
(EN) The invention specifies a carrier (9) with a buffer layer (3) or specifies a component (100), in particular with a carrier of this kind. The carrier is metallic, wherein the buffer layer has a flow stress which is at least 10 MPa and at most 300 MPa. In particular, the carrier has a main body (90) which, in respect of its material composition, is designed in such a way that a flow stress of the main body is greater than the flow stress of the buffer layer. The component has, for example, a semiconductor chip (10) with a substrate (1) and a semiconductor body (2) which is arranged on said substrate, wherein the carrier has a coefficient of thermal expansion which is at least 1.5 times as high as a coefficient of thermal expansion of the substrate or of the semiconductor chip. The semiconductor chip is fastened, by means of a connecting layer (4), on a mounting surface (94) of the carrier in such a way that the connecting layer is arranged between the semiconductor chip and the buffer layer. The invention further specifies a method for producing a component of this kind.
(FR) L'invention concerne un support (9) comprenant une couche tampon (3), ou un composant (100) présentant en particulier un tel support. Le support est constitué de métal, la couche tampon présentant une contrainte d'écoulement qui est comprise entre 10 MPa et 300 MPa. Le support présente en particulier un corps de base (90) dont la composition de matériau est telle qu'une contrainte d'écoulement du corps de base est supérieure à la contrainte d'écoulement de la couche tampon. Le composant présente une puce semi-conductrice (10) pourvue d'un substrat (1) et d'un corps semi-conducteur (2) disposé sur ce substrat, le support présentant un coefficient de dilatation thermique qui équivaut à au moins 1,5 fois le coefficient de dilatation thermique du substrat ou de la puce semi-conductrice. La puce semi-conductrice est fixée au moyen d'une couche de liaison (4) sur une surface de montage (94) du support de telle sorte que la couche de liaison est disposée entre la puce semi-conductrice et la couche tampon. L'invention concerne en outre un procédé de fabrication d’un composant de ce type.
(DE) Es wird ein Träger (9) mit einer Pufferschicht (3) oder ein Bauteil (100) insbesondere mit einem solchen Träger angegeben. Der Träger ist metallisch ausgebildet, wobei die Pufferschicht eine Fließspannung aufweist, die mindestens 10 MPa und höchstens 300 MPa ist. Insbesondere weist der Träger einen Grundkörper (90) auf, der bezüglich dessen Materialzusammensetzung derart ausgebildet ist, dass eine Fließspannung des Grundkörpers größer ist als die Fließspannung der Pufferschicht. Das Bauteil weist etwa einen Halbleiterchip (10) mit einem Substrat (1) und einem darauf angeordneten Halbleiterkörper (2) auf, wobei der Träger einen thermischen Ausdehnungskoeffizienten aufweist, der mindestens 1,5-mal so groß ist wie ein thermischer Ausdehnungskoeffizient des Substrats oder des Halbleiterchips. Der Halbleiterchip ist mittels einer Verbindungsschicht (4) auf einer Montagefläche (94) des Trägers derart befestigt ist, dass die Verbindungsschicht zwischen dem Halbleiterchip und der Pufferschicht angeordnet ist. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Bauteils angegeben.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: ドイツ語 (DE)
国際出願言語: ドイツ語 (DE)