このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019035413) 半導体装置
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2019/035413 国際出願番号: PCT/JP2018/029949
国際公開日: 21.02.2019 国際出願日: 09.08.2018
IPC:
H01L 23/29 (2006.01) ,H01L 23/31 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
29
材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
31
配列に特徴のあるもの
出願人:
ナミックス株式会社 NAMICS CORPORATION [JP/JP]; 新潟県新潟市北区濁川3993番地 3993, Nigorikawa, Kita-ku, Niigata-shi, Niigata 9503131, JP
発明者:
明道 太樹 MYODO Hiroki; JP
発地 豊和 HOTCHI Toyokazu; JP
星山 正明 HOSHIYAMA Masaaki; JP
代理人:
アイアット国際特許業務法人 IAT WORLD PATENT LAW FIRM; 東京都中野区本町4丁目44番18号 ヒューリック中野ビル7階 7th Floor, HULIC Nakano Bldg. 44-18, Honcho 4-chome, Nakano-ku, Tokyo 1640012, JP
優先権情報:
2017-15821018.08.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約:
(EN) The purpose of the present invention is to provide a semiconductor device in which peeling between a mold resin and a substrate is mitigated. A semiconductor device 1 is molded by a mold resin layer 40 and comprises a semiconductor chip 20 and a substrate 10, the semiconductor device 1 being characterized by including, between the cured mold resin layer 40 and the substrate 10, a resin layer 50 which is different from the mold resin layer 40 and which has the thickness of 200 nm or less. It is preferable that the resin layer 50 present between the mold resin layer 40 and the substrate 10 be present at 30% or more of the circumference of the chip, where the total circumference of the chip is 100%.
(FR) Le but de la présente invention est de fournir un dispositif à semi-conducteur dans lequel le pelage entre une résine de moulage et un substrat est atténué. Un dispositif à semi-conducteur 1 est moulé par une couche de résine de moulage 40 et comprend une puce semi-conductrice 20 et un substrat 10, le dispositif à semi-conducteur 1 étant caractérisé en ce qu'il comprend, entre la couche de résine de moulage durcie 40 et le substrat 10, une couche de résine 50 qui est différente de la couche de résine de moulage 40 et qui a l'épaisseur d'au maximum 200 nm. Il est préférable que la couche de résine 50 présente entre la couche de résine de moulage 40 et le substrat 10 soit présente au minimum à 30 % de la circonférence de la puce, la circonférence totale de la puce étant de 100 %.
(JA) モールド樹脂と基板との間の剥離が抑制される半導体装置を提供することを目的とする。 モールド樹脂層40でモールドされた、半導体チップ20と基板10とを含む半導体装置1であって、硬化したモールド樹脂層40と基板10との間に、モールド樹脂層40と異なる厚さ200nm以下の樹脂層50を有することを特徴とする、半導体装置1である。モールド樹脂層40と基板10との間に存在する樹脂層50が、チップ全周辺の長さを100%としたとき、30%以上の周辺に存在すると、好ましい。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)