このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019031184) 増幅回路
国際事務局に記録されている最新の書誌情報第三者情報を提供

国際公開番号: WO/2019/031184 国際出願番号: PCT/JP2018/027077
国際公開日: 14.02.2019 国際出願日: 19.07.2018
IPC:
H03F 1/32 (2006.01) ,H03F 1/26 (2006.01) ,H03F 1/34 (2006.01)
H 電気
03
基本電子回路
F
増幅器
1
増幅素子として電子管のみ,半導体装置のみまたは汎用素子のみを用いた増幅器の細部
32
非直線ひずみを低減するための増幅器の変形
H 電気
03
基本電子回路
F
増幅器
1
増幅素子として電子管のみ,半導体装置のみまたは汎用素子のみを用いた増幅器の細部
26
増幅素子によって発生する雑音の影響を低減するための増幅器の変形
H 電気
03
基本電子回路
F
増幅器
1
増幅素子として電子管のみ,半導体装置のみまたは汎用素子のみを用いた増幅器の細部
34
正帰還をもつ,またはもたない負帰還回路装置
出願人:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
発明者:
若木 謙 WAKAKI Ken; JP
代理人:
特許業務法人 楓国際特許事務所 KAEDE PATENT ATTORNEYS' OFFICE; 大阪府大阪市中央区農人橋1丁目4番34号 1-4-34, Noninbashi, Chuo-ku, Osaka-shi, Osaka 5400011, JP
優先権情報:
2017-15617210.08.2017JP
発明の名称: (EN) AMPLIFICATION CIRCUIT
(FR) CIRCUIT D'AMPLIFICATION
(JA) 増幅回路
要約:
(EN) This amplification circuit (102) is provided with: a first transistor (M1) in which a signal is inputted to a signal input part (Pi) from outside; and a load inductor (Ld) which is connected between the first transistor (M1) and a power-supply line (Vdd). The amplification circuit (102) is further provided with a feedback circuit (1) that is connected between the signal input part (Pi) of the first transistor (M1) and a given location between the load inductor (Ld) and the first transistor (M1). Gain and linearity are determined, as appropriate, by a feedback amount of the feedback circuit (1).
(FR) La présente invention concerne un circuit d'amplification (102) comprenant : un premier transistor (M1) auquel un signal est appliqué de l'extérieur dans une partie d'entrée de signal (Pi) ; et une bobine d'inductance de charge (Ld) connectée entre le premier transistor (M1) et une ligne d'alimentation (Vdd). Le circuit d'amplification (102) est en outre pourvu d'un circuit de rétroaction (1) connecté entre la partie d'entrée de signal (Pi) du premier transistor (M1) et un emplacement donné entre la bobine d'inductance de charge (Ld) et le premier transistor (M1). Le gain et la linéarité sont déterminés, selon le cas, par une quantité de rétroaction du circuit de rétroaction (1).
(JA) 増幅回路(102)は、信号入力部(Pi)に外部から信号が入力される第1トランジスタ(M1)と、当該第1トランジスタ(M1)と電源ライン(Vdd)との間に接続された負荷インダクタ(Ld)と、を備える。また、増幅回路(102)は、負荷インダクタ(Ld)と第1トランジスタ(M1)との間のいずれかの位置と、第1トランジスタ(M1)の信号入力部(Pi)と、の間に接続された帰還回路(1)を備える。この帰還回路(1)の帰還量によって、利得と線形性が適宜定められる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)