このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019026943) 光半導体素子の製造方法および光半導体素子
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/026943 国際出願番号: PCT/JP2018/028800
国際公開日: 07.02.2019 国際出願日: 01.08.2018
IPC:
G02F 1/025 (2006.01)
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
015
少なくとも1つの電位障壁を有する半導体素子に基いたもの,例.PN,PIN接合
025
光導波路構造のもの
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
福永 圭吾 FUKUNAGA, Keigo; JP
堀口 裕一郎 HORIGUCHI, Yuichiro; JP
前田 和弘 MAEDA, Kazuhiro; JP
津波 大介 TSUNAMI, Daisuke; JP
代理人:
山尾 憲人 YAMAO, Norihito; JP
中野 晴夫 NAKANO, Haruo; JP
優先権情報:
2017-14932501.08.2017JP
発明の名称: (EN) METHOD FOR MANUFACTURING OPTICAL SEMICONDUCTOR ELEMENT, AND OPTICAL SEMICONDUCTOR ELEMENT
(FR) PROCÉDÉ DE FABRICATION D’ÉLÉMENT SEMI-CONDUCTEUR ORGANIQUE, ET ÉLÉMENT SEMI-CONDUCTEUR ORGANIQUE
(JA) 光半導体素子の製造方法および光半導体素子
要約:
(EN) The present invention includes a step for depositing an active layer, a cladding layer, and a contact layer on a semiconductor substrate, a step for etching the layers to form a mesa structure, a step for forming an insulation film to cover the mesa structure, a step for reducing the thickness of the insulation film until the top surface of the contact layer is exposed and using the remaining insulation film as a side wall, a step for forming a dielectric resin layer and burying the mesa structure and the side wall, a step for selectively etching the dielectric resin layer to form an opening and causing the top surface of the contact layer to be exposed, and a step for forming an electrode in the opening.
(FR) La présente invention comprend une étape de dépôt d’une couche active, d’une couche de gaine et d’une couche de contact sur un substrat semi-conducteur, une étape de gravure des couches pour former une structure mesa, une étape de formation d’un film isolant pour recouvrir la structure mesa, une étape de réduction de l’épaisseur du film isolant jusqu’à ce que la surface supérieure de la couche de contact soit exposée et d’utilisation du film isolant restant en tant que paroi latérale, une étape de formation d’une couche de résine diélectrique et d’enfouissement de la structure mesa et de la paroi latérale, une étape de gravure sélective de la couche de résine diélectrique pour former une ouverture et amenant la surface supérieure de la couche de contact à être exposée, et une étape de formation d’une électrode dans l’ouverture.
(JA) 半導体基板の上に、活性層、クラッド層、コンタクト層を堆積する工程と、これらの層をエッチングしてメサ構造を形成する工程と、絶縁膜を形成してメサ構造を覆う工程と、コンタクト層の上面が露出するまで絶縁膜の膜厚を減じ、残った絶縁膜をサイドウォールとする工程と、誘電体樹脂層を形成してメサ構造とサイドウォールを埋め込む工程と、誘電体樹脂層を選択的にエッチングして開口部を形成してコンタクト層の上面を露出させる工程と、開口部内に電極を形成する工程とを含む。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)