このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019024760) PIXEL CIRCUIT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE.
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/024760 国際出願番号: PCT/CN2018/097236
国際公開日: 07.02.2019 国際出願日: 26.07.2018
IPC:
H01L 27/32 (2006.01) ,H01L 21/77 (2017.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
28
能動部分として有機材料を用い,または能動部分として有機材料と他の材料との組み合わせを用いる構成部品を含むもの
32
光放出に特に適用される構成部品を有するもの,例.有機発光ダイオードを使用したフラットパネル・ディスプレイ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
出願人:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
発明者:
宋振 SONG, Zhen; CN
王国英 WANG, Guoying; CN
代理人:
北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES; 中国北京市 海淀区彩和坊路10号1号楼10层 10th Floor, Building 1 10 Caihefang Road, Haidian District Beijing 100080, CN
優先権情報:
201710646875.201.08.2017CN
発明の名称: (EN) PIXEL CIRCUIT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE.
(FR) CIRCUIT DE PIXELS, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE
(ZH) 像素电路、其制造方法及显示装置
要約:
(EN) A pixel circuit (10), comprising a substrate (100), a first thin film transistor (11) provided thereon, and a second thin film transistor (12), wherein the first thin film transistor (11) has a top gate structure and the second thin film transistor (12) has a bottom gate structure. A first electrode (211) of the first thin film transistor (11) and a gate electrode (212) of the second thin film transistor (12) are electrically connected with each other and disposed on the same layer of the substrate (100). The pixel circuit (10) has high switching speed and a large driving current. A manufacturing method therefor is easily executed with minimal production costs.
(FR) L'invention concerne un circuit de pixels (10), comprenant un substrat (100), un premier transistor à couches minces (11) disposé sur celui-ci, et un second transistor à couches minces (12), le premier transistor à couches minces (11) ayant une structure de grille supérieure et le second transistor à couches minces (12) ayant une structure de grille inférieure. Une première électrode (211) du premier transistor à couches minces (11) et une électrode de grille (212) du second transistor à couches minces (12) sont électroconnectées l'une à l'autre et disposées sur la même couche du substrat (100). Le circuit de pixels (10) a une vitesse de commutation élevée et un courant d'attaque important. Un procédé de fabrication de celui-ci est facilement exécuté avec des coûts de production minimaux.
(ZH) 一种像素电路(10),包括基板(100)以及设置于所述基板上(100)的第一薄膜晶体管(11)、第二薄膜晶体管(12),其中,所述第一薄膜晶体管(11)为顶栅结构,所述第二薄膜晶体管(12)为底栅结构,所述第一薄膜晶体管(11)的第一极(211)和所述第二薄膜晶体管(12)的栅极(212)彼此电性连接,且同层设置于所述基板(100)上。该像素电路(10)具有较高的开关速度,同时具有较大的驱动电流,且制造方法易于实现,工艺成本较低。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 中国語 (ZH)
国際出願言語: 中国語 (ZH)