このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019021903) 積層型素子の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/021903 国際出願番号: PCT/JP2018/026886
国際公開日: 31.01.2019 国際出願日: 18.07.2018
IPC:
H01L 21/301 (2006.01) ,B23K 26/53 (2014.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
301
半導体本体を別個の部品に細分割するため,例.分離する
[IPC code unknown for B23K 26/53]
出願人:
浜松ホトニクス株式会社 HAMAMATSU PHOTONICS K.K. [JP/JP]; 静岡県浜松市東区市野町1126番地の1 1126-1, Ichino-cho, Higashi-ku, Hamamatsu-shi, Shizuoka 4358558, JP
発明者:
坂本 剛志 SAKAMOTO Takeshi; JP
杉浦 隆二 SUGIURA Ryuji; JP
近藤 裕太 KONDOH Yuta; JP
内山 直己 UCHIYAMA Naoki; JP
代理人:
長谷川 芳樹 HASEGAWA Yoshiki; JP
黒木 義樹 KUROKI Yoshiki; JP
柴山 健一 SHIBAYAMA Kenichi; JP
優先権情報:
2017-14685928.07.2017JP
発明の名称: (EN) LAMINATED ELEMENT MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION D'ÉLÉMENT STRATIFIÉ
(JA) 積層型素子の製造方法
要約:
(EN) A laminating step according to the present invention comprises: a first bonding step for bonding a circuit layer of a second wafer to a circuit layer of a first wafer; a polishing step for polishing a semiconductor substrate of the second wafer; and a second bonding step for bonding a circuit layer of a third wafer to the semiconductor substrate of the second wafer. In a laser-beam irradiation step, a modified region is formed by irradiation of the semiconductor substrate of the first wafer with a laser beam, and a crack is caused to extend, from the modified region, along the lamination direction of a laminated body.
(FR) L'invention concerne une étape de stratification comprenant : une première étape de liaison permettant de lier une couche de circuit d'une deuxième tranche à une couche de circuit d'une première tranche ; une étape de polissage permettant de polir un substrat semi-conducteur de la deuxième tranche ; et une deuxième étape de liaison permettant de lier une couche de circuit d'une troisième tranche au substrat semi-conducteur de la deuxième tranche. Dans une étape de rayonnement par faisceau laser, une zone modifiée est formée par l'exposition du substrat semi-conducteur de la première tranche à un faisceau laser, et une fissure est amenée à s'étendre, depuis la zone modifiée, le long de la direction de stratification d'un corps stratifié.
(JA) 積層工程は、第1ウェハの回路層に第2ウェハの回路層を接合する第1接合工程と、前記第2ウェハの半導体基板を研削する研削工程と、前記第2ウェハの前記半導体基板に前記第3ウェハの回路層を接合する第2接合工程と、を有する。レーザ光照射工程においては、前記第1ウェハの半導体基板に対してレーザ光を照射することにより改質領域を形成すると共に積層体の積層方向に沿って前記改質領域から亀裂を伸展させる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)