このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019017283) 電子部品
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/017283 国際出願番号: PCT/JP2018/026451
国際公開日: 24.01.2019 国際出願日: 13.07.2018
IPC:
H01L 23/29 (2006.01) ,H01L 21/56 (2006.01) ,H01L 23/31 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
29
材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
56
封緘,例.封緘層,被覆
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
31
配列に特徴のあるもの
出願人:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
発明者:
徳矢 浩章 TOKUYA, Hiroaki; JP
佐野 雄一 SANO, Yuichi; JP
多田 敏博 TADA, Toshihiro; JP
代理人:
来山 幹雄 KITAYAMA, Mikio; JP
川本 学 KAWAMOTO, Manabu; JP
優先権情報:
2017-14213421.07.2017JP
発明の名称: (EN) ELECTRONIC COMPONENT
(FR) COMPOSANT ÉLECTRONIQUE
(JA) 電子部品
要約:
(EN) [PROBLEM] To provide an electronic component that causes hardly any deterioration in reliability while maintaining thermal conductivity. [SOLUTION] According to the present invention, a semiconductor chip is mounted on a substrate. An encapsulating resin layer encapsulates the semiconductor chip. The encapsulating resin layer includes a binder, and two kinds of fillers composed of a plurality of particles that are dispersed in the binder. As the two kinds of fillers, fillers having different physical quantities of at least one among average particle diameter and density are used. The volume density of the fillers in the encapsulating resin layer decreases progressively from the substrate toward the upper side, and a portion in the height direction of the encapsulating resin layer includes a region in which the two kinds of fillers are mixed.
(FR) La présente invention aborde le problème de la réalisation d'un composant électronique qui ne cause pratiquement aucune détérioration de fiabilité tout en maintenant la conductivité thermique. La solution selon la présente invention porte sur une puce en semiconducteur qui est montée sur un substrat. Une couche de résine d'encapsulation encapsule la puce en semiconducteur. La couche de résine d'encapsulation comprend un liant et deux types de charges composées d'une pluralité de particules qui sont dispersées dans le liant. Les deux types de charges utilisées sont des charges ayant des quantités physiques différentes d'au moins un parmi le diamètre de particule moyen et la densité. La densité volumique des charges dans la couche de résine d'encapsulation diminue progressivement du substrat vers le côté supérieur, et une portion dans le sens de la hauteur de la couche de résine d'encapsulation comprend une région dans laquelle les deux types de charges sont mélangés.
(JA) 【課題】熱伝導性を維持しつつ、信頼性の低下を生じにくい電子部品を提供する。 【解決手段】基板に半導体チップが実装されている。封止樹脂層が半導体チップを封止する。封止樹脂層は、バインダと、バインダ内に分散された複数の粒子で構成された2種類のフィラーとを含む。2種類のフィラーとして、平均粒径及び密度の少なくとも一方の物理量が異なるものが用いられる。封止樹脂層内におけるフィラーの体積密度が、基板から上方に向かって低下しており、封止樹脂層の高さ方向の一部に、2種類のフィラーが混在する領域を含む。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)