このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019013175) TFT基板、TFT基板を備えた走査アンテナ、およびTFT基板の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/013175 国際出願番号: PCT/JP2018/025918
国際公開日: 17.01.2019 国際出願日: 09.07.2018
IPC:
H01L 21/336 (2006.01) ,H01L 29/786 (2006.01) ,H01Q 3/34 (2006.01) ,H01Q 3/44 (2006.01) ,H01Q 13/22 (2006.01) ,H01Q 21/06 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
Q
空中線
3
空中線または空中線系から放射される電波の指向特性の方向または形を変えるための構成
26
2つ以上の輻射素子の間の励振電力の相対的な位相または振幅を変えるもの;放射開口に加えるエネルギの分布を変えるもの
30
位相を変えるもの
34
電気的な手段によるもの
H 電気
01
基本的電気素子
Q
空中線
3
空中線または空中線系から放射される電波の指向特性の方向または形を変えるための構成
44
輻射器と組み合わされた反射,屈折または回折するための装置の電気的または磁気的な特性を変えるもの
H 電気
01
基本的電気素子
Q
空中線
13
導波管ホーンまたは開口;スロット空中線;漏洩導波管空中線;伝送路に沿って放射を起こす等価構成
20
非共振漏洩導波管または伝送線路空中線;伝送路に沿って放射を起す等価構成
22
導波管や伝送線路の境界壁に軸方向に設けたスロット
H 電気
01
基本的電気素子
Q
空中線
21
空中線配列または系
06
同一方向に偏波された間隔を置いて配置された個々に励振された空中線単位の配列
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
発明者:
美崎 克紀 MISAKI Katsunori; --
代理人:
奥田 誠司 OKUDA Seiji; JP
優先権情報:
2017-13635712.07.2017JP
発明の名称: (EN) TFT SUBSTRATE, SCANNING ANTENNA PROVIDED WITH TFT SUBSTRATE, AND METHOD FOR PRODUCING TFT SUBSTRATE
(FR) SUBSTRAT TFT, ANTENNE À BALAYAGE COMPRENANT UN SUBSTRAT TFT, ET PROCÉDÉ DE PRODUCTION DE SUBSTRAT TFT
(JA) TFT基板、TFT基板を備えた走査アンテナ、およびTFT基板の製造方法
要約:
(EN) Provided is a method for producing a TFT substrate (101A) in which a source electrode (7S) and a drain electrode (7D) each include a lower source metal layer (S1) and an upper source metal layer (S2). The method for producing the TFT substrate includes: a step in which the upper source metal layer is formed by etching an upper conductive film (S2') using a first resist layer (81) as an etching mask; a step in which the lower source metal layer is formed by etching a lower conductive film (S1'); a step in which the first resist layer is removed, and a second resist layer (82) is formed so as to cover the upper source metal layer; and a step in which a source contact part (6S) and a drain contact part (6D) are formed by etching a contact layer (6) by way of dry etching, using the second resist layer as an etching mask.
(FR) L'invention concerne un procédé de production d'un substrat TFT (101A) dans lequel une électrode de source (7S) et une électrode de drain (7D) comprennent chacune une couche métallique de source inférieure (S1) et une couche métallique de source supérieure (S2). Le procédé de production du substrat TFT comprend : une étape dans laquelle la couche métallique de source supérieure est formée par gravure d'un film conducteur supérieur (S2') à l'aide d'une première couche de réserve (81) en tant que masque de gravure ; une étape dans laquelle la couche métallique de source inférieure est formée par gravure d'un film conducteur inférieur (S1') ; une étape dans laquelle la première couche de réserve est retirée, et une seconde couche de réserve (82) est formée de manière à recouvrir la couche métallique de source supérieure ; et une étape dans laquelle une partie de contact de source (6S) et une partie de contact de drain (6D) sont formées par gravure d'une couche de contact (6) par gravure sèche, à l'aide de la seconde couche de réserve en tant que masque de gravure.
(JA) TFT基板の製造方法は、ソース電極(7S)およびドレイン電極(7D)のそれぞれが、下部ソースメタル層(S1)と上部ソースメタル層(S2)とを含むTFT基板(101A)の製造方法である。TFT基板の製造方法は、第1レジスト層(81)をエッチングマスクとして上部導電膜(S2')をエッチングすることによって、上部ソースメタル層を形成する工程と、下部導電膜(S1')をエッチングすることによって、下部ソースメタル層を形成する工程と、第1レジスト層を除去し、上部ソースメタル層を覆うように第2レジスト層(82)を形成する工程と、第2レジスト層をエッチングマスクとして、ドライエッチングによってコンタクト層(6)をエッチングすることによって、ソースコンタクト部(6S)およびドレインコンタクト部(6D)を形成する工程とを包含する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)