このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019008639) 高周波スイッチ
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/008639 国際出願番号: PCT/JP2017/024359
国際公開日: 10.01.2019 国際出願日: 03.07.2017
IPC:
H03K 17/687 (2006.01)
H 電気
03
基本電子回路
K
パルス技術
17
電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
51
特定の構成要素の使用によって特徴づけられたもの
56
能動素子として半導体装置を用いるもの
687
装置が電界効果トランジスタであるもの
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
藤原 孝信 FUJIWARA, Takanobu; JP
下澤 充弘 SHIMOZAWA, Mitsuhiro; JP
代理人:
田澤 英昭 TAZAWA, Hideaki; JP
濱田 初音 HAMADA, Hatsune; JP
中島 成 NAKASHIMA, Nari; JP
坂元 辰哉 SAKAMOTO, Tatsuya; JP
辻岡 将昭 TSUJIOKA, Masaaki; JP
井上 和真 INOUE, Kazuma; JP
優先権情報:
発明の名称: (EN) HIGH FREQUENCY SWITCH
(FR) COMMUTATEUR HAUTE FRÉQUENCE
(JA) 高周波スイッチ
要約:
(EN) An NMOS transistor (105) electrically connects or disconnects a drain (102) and a source (101) by controlling the potential of a gate (103). A resistive element (109a) is connected between a high frequency grounding element (107) and a back gate (104) of the NMOS transistor (105). Between the back gate (104) and the high frequency grounding element (107), a first switch circuit (106a) is disposed in parallel to the resistive element (109a), and the back gate (104) and the high frequency grounding element (107) are short-circuited when the drain and the source are disconnected.
(FR) Cette invention concerne un transistor MOS à canal N (105) qui connecte électriquement ou déconnecte un drain (102) et une source (101) en commandant le potentiel d'une grille (103). Un élément résistif (109a) est connecté entre un élément de mise à la masse haute fréquence (107) et une grille arrière (104) du transistor MOS à canal N (105). Entre la grille arrière (104) et l'élément de mise à la masse haute fréquence (107), un premier circuit de commutation (106a) est disposé en parallèle à l'élément résistif (109a), et la grille arrière (104) et l'élément de mise à la masse haute fréquence (107) sont court-circuités lorsque le drain et la source sont déconnectés.
(JA) NMOSトランジスタ(105)は、ゲート(103)の電位を制御することでドレイン(102)とソース(101)間を電気的に導通または遮断する。NMOSトランジスタ(105)のバックゲート(104)と高周波接地(107)との間に抵抗素子(109a)が接続される。バックゲート(104)と高周波接地(107)との間に抵抗素子(109a)と並列に第1のスイッチ回路(106a)を配置し、遮断時にバックゲート(104)と高周波接地(107)とを短絡する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)