このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019007373) SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR FORMING A PROFILE OF A CAPACITOR THEREOF
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/007373 国際出願番号: PCT/CN2018/094525
国際公開日: 10.01.2019 国際出願日: 04.07.2018
IPC:
H01L 23/64 (2006.01) ,H01L 27/108 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
58
他に分類されない半導体装置用構造的電気的装置
64
インピーダンス装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
105
電界効果構成部品を含むもの
108
ダイナミックランダムアクセスメモリ構造
出願人:
CHANGXIN MEMORY TECHNOLOGIES, INC. [CN/CN]; Room 630, Haiheng Building, No. 6, Cuiwei Road, Economic and Technological Development Zone, Hefei, Anhui 230000, CN
発明者:
ZHU, Rongfu; CN
代理人:
METIS IP (CHENGDU) LLC; (No. 846 South Tianfu Road) Tianfu Innovation Center Chengdu, Sichuan 610213, CN
優先権情報:
201710539203.104.07.2017CN
発明の名称: (EN) SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR FORMING A PROFILE OF A CAPACITOR THEREOF
(FR) DISPOSITIF DE MÉMORISATION À SEMI-CONDUCTEURS ET PROCÉDÉ DE FORMATION D'UN PROFIL DE SON CONDENSATEUR
要約:
(EN) The present disclosure provide a method for forming a capacitor profile on a semiconductor. The method may include: providing a semiconductor substrate; forming a dielectric layer on the semiconductor substrate; forming an ion reflecting mask layer on the dielectric layer; forming a plurality of patterned openings by etching through the ion reflecting mask layer to expose the dielectric layer; and forming a plurality of trenching capacitor profiles by etching through the dielectric layer from the plurality of patterned openings, respectively, to expose the semiconductor substrate, wherein each trenching capacitor profile includes a bowing profile formed at 75%-95% of a height of the trenching capacitor profile above the semiconductor substrate.
(FR) La présente invention concerne un procédé de formation d'un profil de condensateur sur un semi-conducteur. Le procédé peut consister à : utiliser un substrat semi-conducteur ; former une couche diélectrique sur le substrat semi-conducteur ; former une couche de masque de réflexion d'ions sur la couche diélectrique ; former une pluralité d'ouvertures ayant fait l'objet d'une formation de motifs par gravure à travers la couche de masque de réflexion d'ions de façon à exposer la couche diélectrique ; et former une pluralité de profils de condensateur de tranchée par gravure à travers la couche diélectrique en partant respectivement de la pluralité d'ouvertures ayant fait l'objet d'une formation de motifs, pour exposer le substrat semi-conducteur, chaque profil de condensateur de tranchée comprenant un profil arqué formé à 75 % à 95 % d'une hauteur du profil de condensateur de tranchée au-dessus du substrat semi-conducteur.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)