このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019005152) DIE BACK SIDE STRUCTURES FOR WARPAGE CONTROL
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/005152 国際出願番号: PCT/US2017/040482
国際公開日: 03.01.2019 国際出願日: 30.06.2017
IPC:
H01L 23/485 (2006.01) ,H01L 23/36 (2006.01) ,H01L 23/00 (2006.01) ,H01L 21/027 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
48
動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
482
半導体本体に分離できないように適用された引込み層からなるもの
485
導電層および絶縁層を含む層構造からなるもの,例.平面接点
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
34
冷却,加熱,換気または温度補償用装置
36
冷却または加熱を容易にするための材料の選択または成形,例.ヒート・シンク
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
027
その後のフォトリソグラフィック工程のために半導体本体にマスクするもので,グループ21/18または21/34に分類されないもの
出願人:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054, US
発明者:
EID, Feras; US
GUTHIKONDA, Venkata Suresh R.; US
DEVASENATHIPATHY, Shankar; US
JHA, Chandra M.; US
CHANG, Je-Young; US
YAZZIE, Kyle; US
RAGHAVAN, Prasanna; US
MALATKAR, Pramod; US
代理人:
BRASK, Justin, K.; US
優先権情報:
発明の名称: (EN) DIE BACK SIDE STRUCTURES FOR WARPAGE CONTROL
(FR) STRUCTURES DE FACE ARRIÈRE DE PUCE POUR UNE COMMANDE DE GAUCHISSEMENT
要約:
(EN) A foundation layer having a stiffener and methods of forming a stiffener are described. One or more dies are formed over the foundation layer. Each die has a front side surface that is electrically coupled to the foundation layer and a back side surface that is opposite from the front side surface. A stiffening layer (or a stiffener) is formed on the back side surface of at least one of the dies. The stiffening layer may be directly coupled to the back side surface of the one or more dies without an adhesive layer. The stiffening layer may include one or more materials, including at least one of a metal, a metal alloy, and a ceramic. The stiffening layer may be formed to reduce warpage based on the foundation layer and the dies. The one or more materials of the stiffening layer can be formed using a cold spray.
(FR) La présente invention porte sur une couche de base ayant un raidisseur et sur des procédés de formation d'un raidisseur. Une ou plusieurs puces sont formées sur la couche de base. Chaque puce comporte une surface de face avant qui est couplée électriquement à la couche de base et une surface de face arrière qui est opposée à la surface de face avant. Une couche de raidissement (ou un raidisseur) est formée sur la surface de face arrière d'au moins l'une des puces. La couche de raidissement peut être directement couplée à la surface de face arrière de la ou des puces sans couche adhésive. La couche de raidissement peut comprendre un ou plusieurs matériaux, comprenant un métal et/ou un alliage métallique et/ou une céramique. La couche de raidissement peut être formée de sorte à réduire le gauchissement sur la base de la couche de base et des puces. Le ou les matériaux de la couche de raidissement peuvent être formés à l'aide d'un spray froid.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)