このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019005129) SPIN HALL EFFECT MAGNETIC RANDOM-ACCESS MEMORY BITCELL
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/005129 国際出願番号: PCT/US2017/040406
国際公開日: 03.01.2019 国際出願日: 30.06.2017
IPC:
G11C 11/16 (2006.01) ,H01L 43/08 (2006.01) ,H01L 27/22 (2006.01)
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
02
磁気的素子を用いるもの
16
記憶作用が磁気的スピン効果に基づいている素子を用いるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
43
電流磁気効果またはこれに類似な磁気効果を利用した装置;それらの装置またはその部品の製造または処理に特に適用される方法または装置
08
磁界制御抵抗
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
22
電流磁気効果,例.ホール効果,を利用した構成部品を含むもの;同様な磁界効果を利用するもの
出願人:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
発明者:
WANG, Yih; US
MANIPATRUNI, Sasikanth; US
代理人:
WAGAR, Bruce A.; US
優先権情報:
発明の名称: (EN) SPIN HALL EFFECT MAGNETIC RANDOM-ACCESS MEMORY BITCELL
(FR) CELLULE BINAIRE DE MÉMOIRE VIVE MAGNÉTIQUE À EFFET HALL DE SPIN
要約:
(EN) A spin Hall effect magnetoresistive random-access memory cell includes first and second access transistors in a device level of a semiconductor device, a wordline in the device level and coupled to gate terminals of the first and second access transistors, first and second source lines in a lowest metal interconnect layer of the semiconductor device and coupled to source terminals of the first and second access transistors, respectively, spin Hall metal in a lower portion of a second lowest metal interconnect layer and coupling drain terminals of the first and second access transistors, a magnetic tunnel junction (MTJ) in an upper portion of the second lowest metal interconnect layer and having a bottom terminal coupled to the spin Hall metal, and a bitline in a third lowest metal interconnect layer and coupled to a top terminal of the MTJ.
(FR) L'invention concerne une cellule de mémoire vive magnétorésistive à effet Hall de spin qui comprend des premier et second transistors d'accès au niveau du dispositif d'un dispositif semi-conducteur, une ligne de mots au niveau du dispositif et couplée à des bornes de grille des premier et second transistors d'accès, des première et seconde lignes de source dans une couche d'interconnexion métallique la plus basse du dispositif à semi-conducteur et couplées à des bornes de source des premier et second transistors d'accès, respectivement, font tourner du métal à effet Hall de spin dans une partie inférieure d'une seconde couche d'interconnexion métallique la plus basse et des bornes de drain de couplage des premier et second transistors d'accès, une jonction tunnel magnétique (MTJ) dans une partie supérieure de la seconde couche d'interconnexion métallique la plus basse et comportant une borne inférieure couplée au métal à effet Hall de spin, et une ligne de bits dans une troisième couche d'interconnexion métallique la plus basse et couplée à une borne supérieure de la MTJ.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)