このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2019003060) 半導体装置、半導体ウェハ、記憶装置、及び電子機器
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2019/003060 国際出願番号: PCT/IB2018/054566
国際公開日: 03.01.2019 国際出願日: 21.06.2018
IPC:
H01L 27/11582 (2017.01) ,H01L 21/336 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 27/088 (2006.01) ,H01L 27/11556 (2017.01) ,H01L 29/786 (2006.01) ,H01L 29/788 (2006.01) ,H01L 29/792 (2006.01)
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
085
電界効果構成部品のみを含むもの
088
構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
788
浮遊ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
792
電荷トラッピングゲート絶縁体,例.MNOSメモリトランジスタ,を有するもの
出願人:
株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 神奈川県厚木市長谷398 398, Hase, Atsugi-shi, Kanagawa 2430036, JP
発明者:
山崎舜平 YAMAZAKI, Shunpei; JP
木村肇 KIMURA, Hajime; JP
優先権情報:
2017-12501127.06.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE, SEMICONDUCTOR WAFER, STORAGE DEVICE, AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, TRANCHE DE SEMI-CONDUCTEUR, DISPOSITIF DE STOCKAGE ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体装置、半導体ウェハ、記憶装置、及び電子機器
要約:
(EN) Provided is a semiconductor device having a large storage capacity. Specifically provided is a semiconductor device having first to fourth insulators, a first conductor, a second conductor, and a first semiconductor, the first semiconductor having a first surface and a second surface. A first side surface of the first conductor is provided on the first surface of the first semiconductor, and a first side surface of the first insulator is provided on a second side surface of the first conductor. The second insulator has a region which includes a second side surface and the top surface of the first insulator, the top surface of the first conductor, and the second surface of the first semiconductor. The third insulator is provided to a forming surface of the second insulator, and the fourth insulator is provided to a forming surface of the third insulator. The second conductor is provided to a region, from among the region in which the fourth insulator is formed, which overlaps with the second surface of the first semiconductor. The third insulator functions to store an electrical charge. Applying an electrical potential to the second conductor causes a tunneling current to be induced, via the second insulator, between the third insulator and the second surface of the first semiconductor.
(FR) L'invention concerne un dispositif à semi-conducteur ayant une grande capacité de stockage. Plus précisément, l'invention concerne un dispositif à semi-conducteur ayant un premier, un deuxième, un troisième et un quatrième isolateur, un premier conducteur, un second conducteur et un premier semi-conducteur, le premier semi-conducteur ayant une première surface et une seconde surface. Une première surface latérale du premier conducteur est disposée sur la première surface du premier semi-conducteur, et une première surface latérale du premier isolateur est disposée sur une seconde surface latérale du premier conducteur. Le deuxième isolateur possède une région comprenant une seconde surface latérale et la surface supérieure du premier isolateur, la surface supérieure du premier conducteur et la seconde surface du premier semi-conducteur. Le troisième isolateur est disposé sur une surface de formation du deuxième isolateur, et le quatrième isolateur est disposé sur une surface de formation du troisième isolateur. Le second conducteur est disposé sur une région, dans la région dans laquelle le quatrième isolateur est formé, qui chevauche la seconde surface du premier semi-conducteur. Le troisième isolateur fonctionne de manière à stocker une charge électrique. L'application d'un potentiel électrique sur le second conducteur provoque l'induction d'un courant tunnel, par l'intermédiaire du deuxième isolateur, entre le troisième isolateur et la seconde surface du premier semi-conducteur.
(JA) 記憶容量の大きい半導体装置を提供する。 第1乃至第4絶縁体と、第1導電体と、第2導電体と、第1半導体と、を有する半導体装置であり、 第1半導体は、第1面と、第2面と、を有する。第1導電体の第1側面は、第1半導体の第1面に有 し、 第1絶縁体の第1側面は、 第1導電体の第2側面に有する。 第2絶縁体は、 第1絶縁体の第2側 面及び上面と、第1導電体の上面と、第1半導体の第2面と、を含む領域に有する。第3絶縁体は、 第2絶縁体の形成面に有し、 第4絶縁体は、 第3絶縁体の形成面に有する。 第2導電体は、 第4絶縁 体が形成されている領域のうち、 第1半導体の第2面と重畳する領域に有する。 第3絶縁体は、 電荷 を蓄積する機能を有する。 第2導電体に電位を与えることによって、 第2絶縁体を介して、 第1半導 体の第2面と第3絶縁体との間にトンネル電流を誘起させる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)