このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018235330) 半導体装置
Document

明 細 書

発明の名称 半導体装置

技術分野

0001   0002  

背景技術

0003  

先行技術文献

特許文献

0004  

発明の概要

0005  

図面の簡単な説明

0006  

発明を実施するための形態

0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062  

符号の説明

0063  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12  

図面

1A   1B   1C   2   3   4A   4B   4C   5   6   7   8   9   10  

明 細 書

発明の名称 : 半導体装置

技術分野

[0001]
 本開示は、半導体装置に関するものである。
[0002]
 本出願は、2017年6月20日出願の日本特許出願第2017-120262号に基づく優先権を主張し、前記日本特許出願に記載された全ての記載内容を援用するものである。

背景技術

[0003]
 MOSFET(metal-oxide-semiconductor field-effect transistor)等の半導体装置は、通常、半導体チップと電極端子とが接続されている状態でモールド樹脂等により固められている。このような半導体装置では、耐圧を向上させるための様々な工夫がなされている。

先行技術文献

特許文献

[0004]
特許文献1 : 米国特許第7199461号明細書

発明の概要

[0005]
 本実施形態の一観点によれば、半導体装置は、第1の電極端子と、第2の電極端子と、第1の電極端子の一方の面に、一方の面の電極が接続された半導体素子と、半導体素子の他方の面の電極と第2の電極端子とを接続する配線とを有する。更に、半導体素子、第2の電極端子の一部及び第1の電極端子の一方の面を覆う絶縁体により形成された樹脂部と、を有し、第1の電極端子と第2の電極端子とが対向する端部の少なくとも一方には、面取り部が形成されている。

図面の簡単な説明

[0006]
[図1A] 図1Aは、半導体装置の上面図である。
[図1B] 図1Bは、半導体装置の底面図である。
[図1C] 図1Cは、半導体装置の側面図である。
[図2] 図2は、半導体装置の断面図である。
[図3] 図3は、半導体装置の説明図である。
[図4A] 図4Aは、本開示の一態様に係る半導体装置の上面図である。
[図4B] 図4Bは、本開示の一態様に係る半導体装置の底面図である。
[図4C] 図4Cは、本開示の一態様に係る半導体装置の側面図である。
[図5] 図5は、本開示の一態様に係る半導体装置の断面図である。
[図6] 図6は、本開示の一態様に係る半導体装置の説明図である。
[図7] 図7は、比較に用いた半導体装置の説明図である。
[図8] 図8は、図1A~Cに示す半導体装置の耐圧破壊試験の結果を示す図である。
[図9] 図9は、本開示の一態様に係る半導体装置の耐圧破壊試験の結果を示す図である。
[図10] 図10は、本開示の他の一態様に係る半導体装置の構造図である。

発明を実施するための形態

[0007]
 半導体装置に用いられる半導体材料としては、シリコンが一般的であるが、耐圧を高めるため、更に、Siよりもバンドギャップの広いSiC等が用いられる場合がある。このような半導体装置においては、構造面からも耐圧の高いものが求められている。よって、本開示の目的は、耐圧の高い半導体装置を提供することである。
[0008]
 実施するための形態について、以下に説明する。
[0009]
 [本開示の実施形態の説明]
 最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
[0010]
 〔1〕 本開示の一態様に係る半導体装置は、第1の電極端子と、第2の電極端子と、前記第1の電極端子の一方の面に、一方の面の電極が接続された半導体素子と、前記半導体素子の他方の面の電極と前記第2の電極端子とを接続する配線と、前記半導体素子、前記第2の電極端子の一部及び前記第1の電極端子の一方の面を覆う絶縁体により形成された樹脂部と、を有し、前記第1の電極端子と前記第2の電極端子とが対向する端部の少なくとも一方には、面取り部が形成されている。
[0011]
 本願発明者は、第1の電極端子と第2の電極端子との間に高電圧を印加した場合、樹脂部に覆われている第1の電極端子と第2の電極端子とが対向している部分で絶縁破壊あるいは放電が生じやすいことについて検討した。この結果、このような絶縁破壊もしくは放電は、対向している第1の電極端子及び第2の電極端子の部分が略直角もしくは鋭角に角張っているため生じやすく、この部分をC面やR面となる面取りを行うことにより、耐圧が向上する可能性があることに想到し、実験とシミュレーション等により確認した。本開示の一態様に係る半導体装置は、このように得られた結果に基づくものであり、比較的容易な手段で、半導体装置の耐圧を向上させることができる。
[0012]
 〔2〕 前記第1の電極端子と前記第2の電極端子とが対向する双方の端部は、面取り部が形成されている。
[0013]
 〔3〕 前記面取り部は、C面となっている。
[0014]
 〔4〕 前記面取り部は、R面となっている。
[0015]
 〔5〕 前記面取り部は、平面となっている。
[0016]
 〔6〕 前記面取り部は、曲面となっている。
[0017]
 〔7〕 第3の電極端子を有し、前記半導体素子はユニポーラトランジスタであって、前記第1の電極端子はドレイン電極端子であり、前記第2の電極端子はソース電極端子であり、前記第3の電極端子はゲート電極端子であり、前記第3の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている。
[0018]
 〔8〕 第3の電極端子を有し、前記半導体素子はバイポーラトランジスタであって、前記第1の電極端子はコレクタ電極端子であり、前記第2の電極端子はエミッタ電極端子であり、前記第3の電極端子はベース電極端子であり、前記第3の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている。
[0019]
 〔9〕 第3の電極端子を有し、前記半導体素子はIGBTであって、前記第1の電極端子はコレクタ電極端子であり、前記第2の電極端子はエミッタ電極端子であり、前記第3の電極端子はゲート電極端子であり、前記第3の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている。
[0020]
 〔10〕 前記半導体素子はダイオードであって、前記第1の電極端子は、カソード電極端子であり、前記第2の電極端子はアノード電極端子である。
[0021]
 〔11〕 前記半導体素子は、SiCにより形成されている。
[0022]
 〔12〕 前記第1の電極端子の他方の面の一部も、前記樹脂部により覆われている。
[0023]
 [本開示の実施形態の詳細]
 以下、本開示の一実施形態(以下「本実施形態」と記す)について詳細に説明するが、本実施形態はこれらに限定されるものではない。
[0024]
 本実施形態における半導体装置について、本実施の形態とは異なる半導体装置と比較しつつ説明する。
[0025]
 図1から図3は、半導体チップと電極端子とが接続されている状態でモールド樹脂等により固められている半導体装置であって、半導体チップがMOSFETにより形成されている構造の半導体装置である。尚、図1Aは、半導体チップと電極端子とが接続されている状態でモールド樹脂等により固められている半導体装置の外観の上面図であり、図1Bは底面図であり、図1Cは側面図である。図2は、図1Aにおける一点鎖線1A-1Bにおいて切断した断面図であり、図3は、この半導体装置のモールド樹脂を除去した状態の上面図である。尚、図2及び図3は、便宜上、半導体装置の大きさが拡大されている。
[0026]
 この半導体装置10は、ゲート電極端子11、ソース電極端子12、ダイパッドとなる板状のドレイン電極端子13とを有している。半導体チップ20は、半導体チップ20のドレイン電極パッド側が、ドレイン電極端子13に搭載され、ハンダ等により接合されている。また、半導体チップ20のゲート電極パッド21は、ゲート電極端子11とボンディングワイヤ31等により接続されており、ソース電極パッド22は、ソース電極端子12とボンディングワイヤ32等により接続されている。
[0027]
 この半導体装置10では、耐圧を向上させるため、ドレイン電極端子13とゲート電極端子11及びソース電極端子12は異なる側に配置されている。具体的には、ドレイン電極端子13はY1方向側に設置され、ゲート電極端子11及びソース電極端子12は、Y2方向側に配置されている。従って、図2等にも示されるように、ドレイン電極端子13とゲート電極端子11、ドレイン電極端子13とソース電極端子12は対向している。
[0028]
 ゲート電極端子11、ソース電極端子12、ダイパッドとなるドレイン電極端子13は、Cu(銅)または銅合金に等により形成されており、表面の一部もしくは全面がNi(ニッケル)によりメッキされている場合もある。半導体チップ20は、SiまたはSiC等の半導体材料により形成されている。高耐圧の半導体装置10を得るためには、半導体材料は、Siよりもバンドギャップの広いSiC等により形成されていることが好ましい。半導体チップ20には、MOSFET等の電界効果トランジスタ以外にも、バイポーラトランジスタやダイオード等であってもよい。
[0029]
 半導体チップ20は、半導体チップ20のドレイン電極パッドが形成されている一方の面が、ドレイン電極端子13の表面となる一方の面13aに、ハンダ等により接続されている。これにより、半導体チップ20のドレイン電極パッドは、ドレイン電極端子13と電気的に接続される。
[0030]
 また、半導体チップ20の露出している他方の面に設けられたゲート電極パッド21は、ボンディングワイヤ31によりゲート電極端子11のドレイン電極端子13側の接続部11aに接続されている。また、ソース電極パッド22は、ボンディングワイヤ32によりソース電極端子12のドレイン電極端子13側の接続部12aに接続されている。尚、本願においては、半導体チップ20を半導体素子と記載し、ボンディングワイヤ31、32を配線と記載する場合がある。
[0031]
 このようなドレイン電極端子13に搭載された半導体チップ20、ゲート電極端子11の接続部11a及びソース電極端子12の接続部12aは、図1等に示されるように、モールド樹脂等の樹脂材料により形成された樹脂部40により覆われている。従って、半導体チップ20が搭載されているドレイン電極端子13の表面となる一方の面13aは、樹脂部40により覆われており、他方の面13bは露出している。
[0032]
 この半導体装置10では、図2に示されるように、ソース電極端子12とドレイン電極端子13との間は、Y1-Y2方向における距離L Y1が約0.3mm、Z1-Z2方向における距離L Z1が約1.3mm離れている。
[0033]
 このような半導体装置10における絶縁耐圧は約5kVであり、これよりも高い電圧が印加されると放電により半導体装置は絶縁破壊されてしまう。このような半導体装置10において、高い電圧を印加した場合における放電は、樹脂部40の内部においては、ドレイン電極端子13とソース電極端子12との間で生じやすく、また、樹脂部40の外側では、ソース電極端子12とドレイン電極端子13との間における樹脂部40の表面を介して生じる。
[0034]
 樹脂部40の内部の場合について、より詳細に説明する。樹脂部40の内部では、ドレイン電極端子13のソース電極端子12側に最も近い端部13c、即ち、ドレイン電極端子13のZ1方向であってかつY2方向の端部13cは角が略直角に角張っている。同様に、ソース電極端子12のドレイン電極端子13側に最も近いの端部12c、即ち、ソース電極端子12のZ2方向であってかつY1方向の端部12cは角が略直角に角張っている。
[0035]
 電界強度は、ドレイン電極端子13の端部13cや、ソース電極端子12の端部12cのような、角が略直角に角張っている部分が高くなる。よって、ドレイン電極端子13とソース電極端子12との間における電位差が大きくなると、ドレイン電極端子13の端部13cとソース電極端子12の端部12cとの間で、電界が集中し放電が生じるものと考えられる。
[0036]
 (半導体装置)
 次に、本実施形態における半導体装置について、図4から図6に基づき説明する。尚、図4Aは、本実施形態における半導体装置の外観の上面図であり、図4Bは底面図であり、図4Cは側面図である。図5は、図4Aにおける一点鎖線4A-4Bにおいて切断した断面図であり、図6は、本実施形態における半導体装置のモールド樹脂を除去した状態の上面図である。尚、図5及び図6は、便宜上、拡大されている。
[0037]
 本実施形態における半導体装置110は、ゲート電極端子111、ソース電極端子112、ダイとなる板状のドレイン電極端子113とを有している。半導体チップ20は、半導体チップ20のドレイン電極パッド側が、ドレイン電極端子113に搭載され、ハンダ等により接合されている。よって、半導体チップ20のドレイン電極パッドが、ドレイン電極端子113と電気的に接続されている。尚、ドレイン電極端子113を第1の電極端子と記載し、ソース電極端子112を第2の電極端子と記載し、ゲート電極端子111を第3の電極端子と記載する場合がある。
[0038]
 また、半導体チップ20のゲート電極パッド21は、ゲート電極端子111とボンディングワイヤ31等により接続されており、ソース電極パッド22は、ソース電極端子12とボンディングワイヤ32等により接続されている。本実施形態における半導体装置110では、耐圧を向上させるため、ドレイン電極端子113とゲート電極端子111及びソース電極端子112は異なる側に配置されている。具体的には、ドレイン電極端子113はY1方向側に設置され、ゲート電極端子111及びソース電極端子112は、Y2方向側に配置されている。従って、図5等に示されるように、ドレイン電極端子113とゲート電極端子111、ドレイン電極端子113とソース電極端子112は対向している。
[0039]
 ゲート電極端子111、ソース電極端子112、ダイとなるドレイン電極端子113は、Cuまたは銅合金等により形成されており、表面がNiによりメッキされている。
[0040]
 半導体チップ20は、半導体チップ20のドレイン電極パッドが形成されている一方の面が、ドレイン電極端子113の表面である一方の面113aに、ハンダ等により接続されている。また、半導体チップ20の露出している他方の面に設けられたゲート電極パッド21は、ボンディングワイヤ31によりゲート電極端子111のドレイン電極端子113側の接続部111aに接続されている。また、ソース電極パッド22は、ボンディングワイヤ32によりソース電極端子112のドレイン電極端子113側の接続部112aに接続されている。尚、ボンディングワイヤ31及びボンディングワイヤ32は、アルミニウムもしくは銅により形成されている。
[0041]
 本実施形態における半導体装置110においては、このようなドレイン電極端子113の一方の面113a及び他方の面113bの両面がモールド樹脂等の樹脂材料により形成された樹脂部140により覆われている。従って、ドレイン電極端子113に搭載された半導体チップ20、ゲート電極端子111の接続部111a及びソース電極端子112の接続部112aは、モールド樹脂等の樹脂材料により形成された樹脂部140により覆われている。
[0042]
 本実施形態においては、ドレイン電極端子113の他方の面113bにおいても、樹脂部140により一部を覆うことにより、沿面距離を長くすることができる。即ち、ソース電極端子112とドレイン電極端子113の他方の面113bとの間における樹脂部140の表面を介した距離を長くすることができる。
[0043]
 更に、本実施形態における半導体装置110においては、図4等にも示されるように、ドレイン電極端子113と離れる方向となるY2方向側において、ゲート電極端子111を樹脂部140aにより覆い、ソース電極端子112を樹脂部140bにより覆っている。これにより、ドレイン電極端子113とソース電極端子112との間の沿面距離、及び、ドレイン電極端子113とゲート電極端子111との間の沿面距離を更に延ばすことができ、耐圧を向上させることができる。
[0044]
 また、本実施形態における半導体装置110においては、図5に示されるように、ソース電極端子112とドレイン電極端子113との間が、Y1-Y2方向における距離L Y2が約1.3mm、Z1-Z2方向における距離L Z2が約1.3mm離れている。更に、ドレイン電極端子113のソース電極端子112側に最も近い端部113c、即ち、ドレイン電極端子113においてZ1方向であってかつY2方向の端部113cは、面取り加工がなされており、C面またはR面となっている。例えば、端部113cは、C0.3mmの面取りがなされている。
[0045]
 また、ソース電極端子112のドレイン電極端子113側に最も近い端部112c、即ち、ソース電極端子112のZ2方向の端であってY1方向の端となる端部112cは、面取り加工がなされており、C面またはR面となっている。例えば、端部112cは、C0.2mmの面取りがなされている。尚、ゲート電極端子111についても、Z2方向の端であってY1方向の端となる端部において、同様の面取りがなされている。
[0046]
 このように、ソース電極端子112とドレイン電極端子113とが相互に最も近くなる部分をC面またはR面の面取り加工をすることにより、この部分における電界強度を低く抑えることができ、電界集中を緩和させることができる。即ち、ソース電極端子112とドレイン電極端子113において、電界強度が強くなる略直角の角を面取り加工によりC面又はR面にすることにより、この近傍における電界強度を低く抑え、電界集中を緩和させることができる。
[0047]
 このように、ソース電極端子112の端部112cやドレイン電極端子113の端部113cを面取り加工し、C面やR面を形成した場合の電界強度について、シミュレーションを行った結果について説明する。シミュレーションは、ソース電極端子とドレイン電極端子との間は、Y1-Y2方向における距離が約1.3mm、Z1-Z2方向における距離が約1.3mm離れているものとした。また、ソース電極端子には0V、ドレイン電極端子には11kVのDC電圧が印加されており、ソース電極端子とドレイン電極端子との間は、比誘電率が4.2の樹脂部により覆われており、ソース電極端子に最も近いドレイン電極端子の端部はC0.3mmとした。
[0048]
 これらの条件において、ドレイン電極端子に最も近いソース電極端子の端部の形状を変えた場合のソース電極端子の端部近傍における最大電界強度をシミュレーションにより得た。具体的には、ソース電極端子の端部の形状が、面取りなし(直角)、C0.1mm、C0.2mm、R0.1mm、R0.2mmの場合について、シミュレーションを行った。この結果を表1に示す。
[0049]
 尚、CはC面取りを意味し、RはR面取りを意味している。また、C面取りとは、端部となる角を取り除き平面にしたものであり、C0.1mmとは取り除かれる前の状態の端部の角から取り除かれた部分の端までの距離を示している。また、R面取りとは、端部となる角を取り除き曲面にしたものであり、R0.1mmとはR面取りされた面が曲率半径が0.1mmとなる曲面となるように取り除いたものである。本願においては、端部の角においてC面取りやR面取りのなされた部分を面取り部と記載する場合がある。また、面取り部の形成方法は、端部の角を直接取り除く場合に限定されるものではなく、面取り部に対応する部分が形成された金型等を用いて形成されるものであってもよい。
[0050]
[表1]


[0051]
 表1に示されるように、ソース電極端子の端部の形状が、面取りなし(直角)の場合、ソース電極端子の端部近傍における最大電界強度は、約11.61kV/mmであった。また、ソース電極端子の端部の形状が、C0.1mmの場合、ソース電極端子の端部近傍における最大電界強度は、約10.05kV/mmであり、端部の形状が直角の場合と比較して、約13%の電界強度を低減することが可能である。また、ソース電極端子の端部の形状が、C0.2mmの場合、ソース電極端子の端部近傍における最大電界強度は、約9.69kV/mmであり、端部の形状が直角の場合と比較して、約17%の電界強度を低減することが可能である。
[0052]
 また、ソース電極端子の端部の形状が、R0.1mmの場合、ソース電極端子の端部近傍における最大電界強度は、約10.55kV/mmであり、端部の形状が直角の場合と比較して、約9%の電界強度を低減することが可能である。また、ソース電極端子の端部の形状が、R0.2mmの場合、ソース電極端子の端部近傍における最大電界強度は、約9.49kV/mmであり、端部の形状が直角の場合と比較して、約18%の電界強度を低減することが可能である。
[0053]
 更に、本実施形態においては、図6に示されるように、ドレイン電極端子113のゲート電極端子111及びソース電極端子112側のX1-X2方向の両端は、面取り加工がなされており、C面またはR面となっている。即ち、ドレイン電極端子113のY2方向の端であってX1方向の端となる端部113d、及び、X2方向の端となる端部113eは、面取り加工がなされており、C面またはR面となっている。例えば、端部113d及び113eは、C1.5mmの面取りがなされている。
[0054]
 また、ゲート電極端子111のドレイン電極端子113側のX1-X2方向の両端は、面取り加工がなされており、C面またはR面となっている。即ち、ゲート電極端子111のY1方向の端であってX1方向の端となる端部111d、及び、X2方向の端となる端部111eは、面取り加工がなされており、C面またはR面となっている。例えば、端部111d及び111eは、C0.3mmの面取りがなされている。
[0055]
 また、ソース電極端子112のドレイン電極端子113側のX1-X2方向の両端は、面取り加工がなされており、C面またはR面となっている。即ち、ソース電極端子112のY1方向の端であってX1方向の端となる端部112d、及び、X2方向の端となる端部112eは、面取り加工がなされており、C面またはR面となっている。例えば、端部112d及び112eは、C0.3mmの面取りがなされている。
[0056]
 (実験結果)
 次に、本実施形態における半導体装置110と、図7に示される半導体装置を実際に作製し、ソース-ドレイン間に電圧を印加した場合の耐圧破壊試験の結果について説明する。尚、図7に示される半導体装置は、端部において面取り加工がなされていないゲート電極端子11、ソース電極端子12、ドレイン電極端子13が用いられているが、ドレイン電極端子13の他方の面13bの一部まで樹脂部140により覆われているものである。従って、図7に示される半導体装置は、内部の構造は図3と同様であるが、外観形状は図4等に示されるように本実施形態における半導体装置に類似している。
[0057]
 図4から図6に示される本実施形態における半導体装置110のソース-ドレイン間に電圧を印加した場合の耐圧破壊試験の結果を図8に示し、図7に示される構造の半導体装置のソース-ドレイン間に電圧を印加した場合の耐圧破壊試験の結果を図9に示す。尚、ソース-ドレイン間に印加される電圧は、50HzのAC電圧である。
[0058]
 図8及び図9に示されるように、本実施形態における半導体装置では、耐圧はAC実効値14kV(ピーク19.8kV)であった。これに対し、図7に示される構造の半導体装置では、耐圧はAC実効値10kV(ピーク14.1kV)であった。このように本実施形態における半導体装置の耐圧が、図7に示す半導体装置よりも高いのは、ドレイン電極端子113のソース電極端子112側の端部113cや、ソース電極端子112のドレイン電極端子113の端部112cにC面が形成されているからである。
[0059]
 尚、図7に示す構造の半導体装置は、図1から図3に示す構造の半導体装置よりも耐圧が高くなっている。これは、ドレイン電極端子13の他方の面13bも樹脂部140により覆うことにより、ドレイン電極端子13とソース電極端子12の沿面距離が長くなるからである。即ち、ドレイン電極端子13の他方の面13bも樹脂部140により覆うことにより、図1から図3に示す構造の半導体装置よりも沿面距離を長くすることができ、耐圧を向上させることができる。本実施の形態における半導体装置においては、ドレイン電極端子113のソース電極端子112側の端部113cや、ソース電極端子112のドレイン電極端子113の端部112cがC面やR面となっているため、更に耐圧を向上させることができる。
[0060]
 上記においては、半導体チップ20がMOSFETの場合について説明したが、半導体チップ20は他のユニポーラトランジスタであってもよい。また、半導体チップ20は、バイポーラトランジスタやIGBT(Insulated Gate Bipolar Transistor)等であってもよい。バイポーラトランジスタの場合、ドレイン電極端子113に相当する第1の電極端子がコレクタ電極端子となり、ソース電極端子112に相当する第2の電極端子がエミッタ電極端子となり、ゲート電極端子111に相当する第3の電極端子がベース電極端子となる。また、IGBTの場合には、ドレイン電極端子113に相当する第1の電極端子がコレクタ電極端子となり、ソース電極端子112に相当する第2の電極端子がエミッタ電極端子となり、第3の電極端子はゲート電極端子111である。
[0061]
 また、半導体チップ20は、ダイオード等であってもよい。この場合には、図10に示されるように、ドレイン電極端子113に相当する第1の電極端子をカソード電極端子213とし、ソース電極端子112に相当する第2の電極端子をアノード電極端子212とする。ダイオードである半導体チップ220の一方の面に形成されたカソード電極は、第1の電極端子であるカソード電極端子213の表面の上にハンダ等により接続されている。また、半導体チップ220の他方の面に形成されたアノード電極221は、第2の電極端子であるアノード電極端子212とボンディングワイヤ33により接続されている。カソード電極端子213には、アノード電極端子212と対向する部分の端部において、ドレイン電極端子113と同様にC面またはR面となるような面取り加工がなされている。また、アノード電極端子212には、カソード電極端子213と対向する部分の端部において、ソース電極端子112と同様にC面またはR面となるような面取り加工がなされている。尚、図10には図示はしないが、カソード電極端子213と第3の電極端子211とをボンディングワイヤ等により接続した構造のものであってもよい。
[0062]
 以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

符号の説明

[0063]
10    半導体装置
20    半導体チップ
21    ゲート電極パッド
22    ソース電極パッド
31、32    ボンディングワイヤ
110   半導体装置
111   ゲート電極端子
111a  接続部
111c、111d、111e  端部
112   ソース電極端子
112a  接続部
112c、112d、112e  端部
113   ドレイン電極端子
113a  一方の面
113b  他方の面
113c、113d、113e  端部
140   樹脂部

請求の範囲

[請求項1]
 第1の電極端子と、
 第2の電極端子と、
 前記第1の電極端子の一方の面に、一方の面の電極が接続された半導体素子と、
 前記半導体素子の他方の面の電極と前記第2の電極端子とを接続する配線と、
 前記半導体素子、前記第2の電極端子の一部及び前記第1の電極端子の一方の面を覆う絶縁体により形成された樹脂部と、
 を有し、
 前記第1の電極端子と前記第2の電極端子とが対向する端部の少なくとも一方には、面取り部が形成されている半導体装置。
[請求項2]
 前記第1の電極端子と前記第2の電極端子とが対向する双方の端部は、面取り部が形成されている請求項1に記載の半導体装置。
[請求項3]
 前記面取り部は、C面となっている請求項1または請求項2に記載の半導体装置。
[請求項4]
 前記面取り部は、R面となっている請求項1または請求項2に記載の半導体装置。
[請求項5]
 前記面取り部は、平面となっている請求項1または請求項2に記載の半導体装置。
[請求項6]
 前記面取り部は、曲面となっている請求項1または請求項2に記載の半導体装置。
[請求項7]
 第3の電極端子を有し、
 前記半導体素子はユニポーラトランジスタであって、
 前記第1の電極端子はドレイン電極端子であり、前記第2の電極端子はソース電極端子であり、前記第3の電極端子はゲート電極端子であり、
 前記第3の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている請求項1から請求項6のいずれか一項に記載の半導体装置。
[請求項8]
 第3の電極端子を有し、
 前記半導体素子はバイポーラトランジスタであって、
 前記第1の電極端子はコレクタ電極端子であり、前記第2の電極端子はエミッタ電極端子であり、前記第3の電極端子はベース電極端子であり、
 前記第3の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている請求項1から請求項6のいずれか一項に記載の半導体装置。
[請求項9]
 第3の電極端子を有し、
 前記半導体素子はIGBTであって、
 前記第1の電極端子はコレクタ電極端子であり、前記第2の電極端子はエミッタ電極端子であり、前記第3の電極端子はゲート電極端子であり、
 前記第3の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている請求項1から請求項6のいずれか一項に記載の半導体装置。
[請求項10]
 前記半導体素子はダイオードであって、
 前記第1の電極端子は、カソード電極端子であり、前記第2の電極端子はアノード電極端子である請求項1から請求項6のいずれか一項に記載の半導体装置。
[請求項11]
 前記半導体素子は、SiCにより形成されている請求項1から10のいずれか一項に記載の半導体装置。
[請求項12]
 前記第1の電極端子の他方の面の一部も、前記樹脂部により覆われている請求項1から11のいずれか一項に記載の半導体装置。

図面

[ 図 1A]

[ 図 1B]

[ 図 1C]

[ 図 2]

[ 図 3]

[ 図 4A]

[ 図 4B]

[ 図 4C]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]