このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018226360) THREE-INPUT CONTINUOUS-TIME AMPLIFIER AND EQUALIZER FOR MULTI-LEVEL SIGNALING
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/226360 国際出願番号: PCT/US2018/032151
国際公開日: 13.12.2018 国際出願日: 10.05.2018
IPC:
H03F 3/21 (2006.01) ,H03F 3/45 (2006.01) ,H04B 1/06 (2006.01)
H 電気
03
基本電子回路
F
増幅器
3
増幅素子として電子管のみまたは半導体装置のみをもつ増幅器
20
電力増幅器,例.B級増幅器,C級増幅器
21
半導体装置のみをもつもの
H 電気
03
基本電子回路
F
増幅器
3
増幅素子として電子管のみまたは半導体装置のみをもつ増幅器
45
差動増幅器
H 電気
04
電気通信技術
B
伝送
1
グループH04B3/00~H04B13/00の単一のグループに包含されない伝送方式の細部;伝送媒体によって特徴づけられない伝送方式の細部
06
受信機
出願人:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
発明者:
LEE, Chulkyu; US
CHOU, Shih-Wei; US
DUAN, Ying; US
代理人:
HALLMAN, Jonathan W.; US
優先権情報:
15/912,17005.03.2018US
62/517,76009.06.2017US
62/517,78209.06.2017US
発明の名称: (EN) THREE-INPUT CONTINUOUS-TIME AMPLIFIER AND EQUALIZER FOR MULTI-LEVEL SIGNALING
(FR) AMPLIFICATEUR ET ÉGALISEUR À TEMPS CONTINU À TROIS ENTRÉES DESTINÉS À UNE SIGNALISATION À NIVEAUX MULTIPLES
要約:
(EN) A receiver amplifier and also a receiver equalizer is provided for a three-level signaling system. The receiver amplifier includes a single current source that drives a current into node shared by three transistors arranged in parallel. A trio of input signals corresponds to the three transistors on a one-to-one basis. Each input signal drives the gate of its corresponding transistor. In addition, each transistor produces a corresponding output voltage at a terminal coupled to a resistor. The receiver equalizer includes three transistors and three corresponding equalizing pairs of a resistor and a capacitor. A terminal for the capacitor and for the resistor in each equalizing pair connects to a terminal of the corresponding transistor.
(FR) La présente invention concerne un amplificateur de récepteur et également un égaliseur de récepteur destinés à un système de signalisation à trois niveaux. L'amplificateur de récepteur comprend une source de courant unique, qui amène un courant dans un nœud partagé par trois transistors disposés en parallèle. Trois signaux d'entrée correspondent aux trois transistors sur une base biunivoque. Chaque signal d'entrée attaque la grille de son transistor correspondant. De plus, chaque transistor produit une tension de sortie correspondante, au niveau d'une borne couplée à une résistance. L'égaliseur de récepteur comprend trois transistors et trois paires d'égalisation d'une résistance et d'un condensateur correspondantes. Dans chaque paire d'égalisation, une borne pour le condensateur et pour la résistance est connectée à une borne du transistor correspondant.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)