このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018225600) 半導体装置および電力変換装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/225600 国際出願番号: PCT/JP2018/020723
国際公開日: 13.12.2018 国際出願日: 30.05.2018
IPC:
H01L 29/78 (2006.01) ,H01L 21/265 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/12 (2006.01) ,H01L 29/47 (2006.01) ,H01L 29/872 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
26
波または粒子の輻射線の照射
263
高エネルギーの輻射線を有するもの
265
イオン注入法
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
12
構成材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
43
構成材料に特徴のあるもの
47
ショットキー障壁電極
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
86
整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861
ダイオード
872
ショットキーダイオード
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
福井 裕 FUKUI Yutaka; JP
菅原 勝俊 SUGAWARA Katsutoshi; JP
八田 英之 HATTA Hideyuki; JP
纐纈 英典 KOKETSU Hidenori; JP
田中 梨菜 TANAKA Rina; JP
宮田 祐輔 MIYATA Yusuke; JP
代理人:
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
優先権情報:
2017-11133606.06.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND POWER CONVERSION APPARATUS
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET APPAREIL DE CONVERSION DE PUISSANCE
(JA) 半導体装置および電力変換装置
要約:
(EN) The present invention pertains to a semiconductor device that has a trench gate. The semiconductor device is provided with: a first semiconductor layer; a first semiconductor region that is selectively provided to the upper layer portion of the first semiconductor layer; a semiconductor region that is provided in contact with the first semiconductor region; a third semiconductor region that is provided in contact with the bottom surfaces of the first and second semiconductor regions; a gate trench that penetrates the first and third semiconductor regions in the thickness direction and reaches the inside of the first semiconductor region; an electric field relaxation region that is in contact with the bottom of the gate trench; and a plurality of connection layers that are provided at intervals in the first semiconductor region so as to be in contact with at least one trench lateral wall in a second direction perpendicular to a first direction parallel to the extending direction of the gate trench, and that electrically connect the electric field relaxation region and the third semiconductor region. The connection layers are provided separately from each other along the first direction.
(FR) La présente invention se rapporte à un dispositif à semi-conducteur qui comporte une grille de tranchée. Le dispositif à semi-conducteur est pourvu : d'une première couche semi-conductrice ; d'une première région semi-conductrice qui est disposée de façon sélective sur la partie de couche supérieure de la première couche semi-conductrice ; d'une région semi-conductrice qui est mise en contact avec la première région semi-conductrice ; d'une troisième région semi-conductrice qui est mise en contact avec les surfaces inférieures des première et deuxième régions semi-conductrices ; d'une tranchée de grille qui pénètre dans les première et troisième régions semi-conductrices dans le sens de l'épaisseur et atteint l'intérieur de la première région semi-conductrice ; d'une région de relaxation de champ électrique qui est en contact avec le fond de la tranchée de grille ; et d'une pluralité de couches de connexion qui sont disposées à des intervalles dans la première région semi-conductrice de sorte à être en contact avec au moins une paroi latérale de tranchée dans une seconde direction perpendiculaire à une première direction parallèle à la direction d'extension de la tranchée de grille, et qui raccordent électriquement la région de relaxation de champ électrique et la troisième région semi-conductrice. Les couches de connexion sont disposées séparément les unes des autres dans la première direction.
(JA) 本発明は、トレンチゲートを有する半導体装置に関し、第1の半導体層と、第1の半導体層の上層部に選択的に設けられた第1の半導体領域と、第1の半導体領域に接して設けられた半導体領域と、第1および第2の半導体領域の底面に接して設けられた第3の半導体領域と、第1および第3の半導体領域を厚さ方向に貫通して第1の半導体層内に達するゲートトレンチと、ゲートトレンチの底部に接する電界緩和領域と、ゲートトレンチの延在方向に平行な第1の方向とは垂直な第2の方向における少なくとも一方のトレンチ側壁に接するように第1の半導体層内に間隔を開けて複数設けられ、電界緩和領域と第3の半導体領域とを電気的に接続する接続層とを備え、接続層は、第1の方向に沿って互いに離隔して複数設けられる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)