このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018221277) 電子部品用キャリアテープの製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/221277 国際出願番号: PCT/JP2018/019381
国際公開日: 06.12.2018 国際出願日: 18.05.2018
IPC:
B65B 15/04 (2006.01) ,B29C 59/02 (2006.01) ,B65D 85/86 (2006.01)
B 処理操作;運輸
65
運搬;包装;貯蔵;薄板状または線条材料の取扱い
B
物品または材料を包装するための機械,器具,装置または方法;荷解
15
物品を厚紙,シート,紐,ウエブまたはその他のキャリヤーに取付けること
04
一連の物品,例.小さな電気部品,を連続するウェブに取り付けること
B 処理操作;運輸
29
プラスチックの加工;可塑状態の物質の加工一般
C
プラスチックの成形または接合;可塑状態の物質の成形一般;成形品の後処理,例.補修
59
表面成形,例.エンボス;そのための装置
02
機械的手段,例.プレス,によるもの
B 処理操作;運輸
65
運搬;包装;貯蔵;薄板状または線条材料の取扱い
D
物品または材料の保管または輸送用の容器,例.袋,樽,瓶,箱,缶,カートン,クレート,ドラム缶,つぼ,タンク,ホッパー,運送コンテナ;付属品,閉蓋具,またはその取付け;包装要素;包装体
85
特定の物品または材料に特に適合する容器,包装要素または包装体
86
電気部品用
出願人:
信越ポリマー株式会社 SHIN-ETSU POLYMER CO., LTD. [JP/JP]; 東京都千代田区神田須田町一丁目9番 1-9, Kanda-Sudacho, Chiyoda-ku, Tokyo 1010041, JP
発明者:
相沢 純一 AIZAWA Junichi; JP
代理人:
藤本 英介 FUJIMOTO Eisuke; JP
神田 正義 KANDA Masayoshi; JP
宮尾 明茂 MIYAO Akishige; JP
馬場 信幸 BABA Nobuyuki; JP
優先権情報:
2017-10991502.06.2017JP
発明の名称: (EN) METHOD FOR MANUFACTURING CARRIER TAPE FOR ELECTRONIC COMPONENTS
(FR) PROCÉDÉ DE FABRICATION DE BANDE DE SUPPORT POUR COMPOSANTS ÉLECTRONIQUES
(JA) 電子部品用キャリアテープの製造方法
要約:
(EN) Provided is a method for manufacturing a carrier tape for electronic components, said method making it possible to effectively eliminate the risk of damage to projecting parts of semiconductor packages or other electronic components. This manufacturing method involves: holding a softened resin sheet between an upper die 2 and a lower die 3 of a mold; hot-press molding a bottomed, low-profile rectangular-tube-shaped accommodating emboss that accommodates a semiconductor package; and forming a position-restricting projection spanned by the lead frame of the semiconductor package between a bottom plate of the accommodating emboss and a raised-bottom seat plate. In the lower die 3, a molding rib 30 for the position-restricting projection is formed so as to project in a tapering manner, and a distal-end part 31 thereof is curved into a rounded shape, thereby reducing the wall thickness of the distal-end part of the position-restricting projection and minimizing the width of the position-restricting projection. Because the width of the position-restricting projection can be reduced to a narrow form, it is possible to eliminate the risk that the lead frame will be easily deformed and damaged due to pressure contact between the position-restricting projection of the accommodating emboss and the lower part of the lead frame of the semiconductor package.
(FR) L'invention concerne un procédé de fabrication d'une bande de support pour composants électroniques, ledit procédé permettant d'éliminer efficacement le risque de détérioration de parties saillantes de boîtiers de semi-conducteur ou d'autres composants électroniques. Le procédé de fabrication selon l'invention comprend : le maintien d'une feuille de résine ramollie entre une matrice supérieure (2) et une matrice inférieure (3) d'un moule ; le moulage par pressage à chaud d'un relief de réception en forme de tube rectangulaire à bas profil, à fond, qui loge un boîtier de semi-conducteur ; et la formation d'une saillie de limitation de position couverte par la grille de connexion du boîtier de semi-conducteur entre une plaque inférieure du relief de réception et une plaque de siège à fond surélevé. Dans la matrice inférieure (3), une nervure de moulage (30) pour la saillie de limitation de position est formée de manière à faire saillie de manière conique, et une partie d'extrémité distale (31) de celle-ci est incurvée en une forme arrondie, réduisant ainsi l'épaisseur de paroi de la partie d'extrémité distale de la saillie de limitation de position et réduisant au minimum la largeur de la saillie de limitation de position. Du fait que la largeur de la saillie de limitation de position peut être réduite à une forme étroite, il est possible d'éliminer le risque que la grille de connexion soit facilement déformée et endommagée en raison du contact de pression entre la saillie de limitation de position du relief de réception et la partie inférieure de la grille de connexion du boîtier de semi-conducteur.
(JA) 半導体パッケージ等の電子部品の突出部が損傷するおそれを有効に排除できる電子部品用キャリアテープの製造方法を提供する。 金型の上型2と下型3に、軟化した樹脂シートを挟持させ、半導体パッケージを収納する背の低い有底角筒形の収納エンボスを熱プレス成形してその底板と上げ底の台座板の間に半導体パッケージのリードフレームに跨がれる位置規制突起を形成する製造方法であり、下型3に、位置規制突起用の成形リブ30を先細りに突出形成してその先端部31をR形状に湾曲させることにより、位置規制突起の先端部の肉厚を薄くし、位置規制突起の幅を抑制する。位置規制突起の幅を狭くして細く形成することができるので、収納エンボスの位置規制突起と半導体パッケージのリードフレームの下降部との圧接に伴い、リードフレームが簡単に変形して損傷するおそれを排除できる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)