このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018220974) SystemCモデル生成方法およびSystemCモデル生成プログラム
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/220974 国際出願番号: PCT/JP2018/012695
国際公開日: 06.12.2018 国際出願日: 28.03.2018
IPC:
G06F 17/50 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
17
特定の機能に特に適合したデジタル計算またはデータ処理の装置または方法
50
計算機利用設計
出願人:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
発明者:
山下 公彰 YAMASHITA, Hiroaki; JP
今里 賢一 IMAZATO, Kenichi; JP
田宮 豊 TAMIYA, Yutaka; JP
代理人:
向山 直樹 MUKOUYAMA Naoki; JP
優先権情報:
2017-10581429.05.2017JP
発明の名称: (EN) SYSTEMC MODEL GENERATION METHOD AND SYSTEMC MODEL GENERATION PROGRAM
(FR) PROCÉDÉ DE GÉNÉRATION D'UN MODÈLE SYSTEMC ET PROGRAMME DE GÉNÉRATION D'UN MODÈLE SYSTEMC
(JA) SystemCモデル生成方法およびSystemCモデル生成プログラム
要約:
(EN) [Problem] To provide a SystemC model generation method and a SystemC model generation program capable of enabling the use of an HDL behavior model in logical circuit design. [Solution] This SystemC model generation method generates a high-level synthesizable SystemC model SCM from an HDL behavior model BM designed with HDL simulation syntax, wherein the SystemC model generation method generates (PA) a sytax tree model by analyzing the HDL behavior model, extracts (PMA01, PMA02) analysis information (AI) by analyzing the syntax tree model, reconfigures (PMR01, PMR02) the syntax tree model on the basis of the syntax tree model and the analysis information, and generates (PSCG) the SystemC model.
(FR) La présente invention vise à proposer un procédé de génération d'un modèle SystemC et un programme de génération d'un modèle SystemC pouvant permettre l'utilisation d'un modèle comportemental HDL dans la conception d'un circuit logique. À cet effet, l’invention porte sur un procédé de génération d’un modèle SystemC selon lequel un modèle SystemC (SCM) synthétisable à haut niveau est généré à partir d’un modèle comportemental (BM) HDL conçu au moyen d’une syntaxe de simulation HDL, le procédé de génération d’un modèle SystemC consistant à générer (PA) un modèle d’arbre de syntaxe en analysant le modèle comportemental HDL, à extraire (PMA01, PMA02) des informations d’analyse (AI) en analysant le module d’arbre de syntaxe, à reconfigurer (PMR01, PMR02) le modèle d’arbre de syntaxe sur la base du modèle d’arbre de syntaxe et des informations d’analyse, et à générer (PSCG) le modèle SystemC.
(JA) 【課題】HDL動作モデルを論理回路設計に使えるようにすることができるSystemCモデル生成方法およびSystemCモデル生成プログラムの提供を図る。 【解決手段】HDLのシミュレーション構文で設計したHDL動作モデルBMから、高位合成が可能なSystemCモデルSCMを生成するSystemCモデル生成方法であって、前記HDL動作モデルを解析して構文木モデルを生成し(PA)、前記構文木モデルを解析して解析情報(AI)を取り出し(PMA01,PMA02)、前記構文木モデルおよび前記解析情報に基づいて前記構文木モデルを再構成し(PMR01,PMR02)、前記SystemCモデルを生成する(PSCG)。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)