このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018220741) 半導体装置の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/220741 国際出願番号: PCT/JP2017/020240
国際公開日: 06.12.2018 国際出願日: 31.05.2017
IPC:
H01L 21/338 (2006.01) ,H01L 29/778 (2006.01) ,H01L 29/812 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
338
ショットキーゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
778
二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
80
PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812
ショットキーゲートを有するもの
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
南條 拓真 NANJO Takuma; JP
林田 哲郎 HAYASHIDA Tetsuro; JP
吉嗣 晃治 YOSHITSUGU Koji; JP
古川 彰彦 FURUKAWA Akihiko; JP
代理人:
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE PRODUCTION METHOD
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
要約:
(EN) Provided is a technique for obtaining sufficiently large drain current in a field effect type transistor using a nitride semiconductor. The invention involves: forming on the upper surface of a semiconductor substrate 1, a channel layer 3, which is Alx1Iny1Ga1-x1-y1N; forming on the upper surface of the channel layer 3, a barrier layer 4, which is Alx2Iny2Ga1-x2-y2N, having a larger band gap than the band gap of the channel layer 3; forming on at least a portion of the upper surface of the barrier layer 4, a gate insulation film 9, which is an insulator or a semiconductor, having a larger band gap than that of the barrier layer 4; forming on the upper surface of the gate insulation film 9, a gate electrode 10; and performing heat processing while applying a positive voltage to the gate electrode 10.
(FR) L'invention concerne une technique permettant d'obtenir un courant de drain suffisamment grand dans un transistor de type à effet de champ en utilisant un semi-conducteur au nitrure. L'invention comprend : formation sur la surface supérieure d'un substrat en semi-conducteur (1) d'une couche de canal (3), qui est de l'Alx1Iny1Ga1-x1-y1N ; formation sur la surface supérieure de la couche de canal (3) d'une couche barrière (4), qui est de l'Alx2Iny2Ga1-x2-y2N, laquelle possède une bande interdite plus grande que la bande interdite de la couche de canal (3) ; formation sur au moins une portion de la surface supérieure de la couche barrière (4) d'un film d'isolation de gâchette (9), qui est un isolant ou un semi-conducteur, lequel possède une bande interdite plus grande que celle de la couche barrière (4) ; formation sur la surface supérieure du film d'isolation de gâchette (9) d'une électrode de gâchette (10) ; et réalisation d'un traitement thermique tout en appliquant une tension positive à l'électrode de gâchette (10).
(JA) 窒化半導体を用いる電界効果型トランジスタにおいて、十分な大きさのドレイン電流を得る技術を提供する。半導体基板1の上面に、Alx1Iny1Ga1-x1-y1Nであるチャネル層3を形成し、チャネル層3の上面に、チャネル層3のバンドギャップよりも大きいバンドギャップを有するAlx2Iny2Ga1-x2-y2Nであるバリア層4を形成する。そして、バリア層4の上面に、バリア層4よりも大きいバンドギャップを有する、絶縁体または半導体であるゲート絶縁膜9を少なくとも部分的に形成し、ゲート絶縁膜9の上面に、ゲート電極10を形成する。そして、ゲート電極10に正の電圧を印加しつつ、熱処理を行う。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)