このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018216222) MOSFET及び電力変換回路
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/216222 国際出願番号: PCT/JP2017/019817
国際公開日: 29.11.2018 国際出願日: 26.05.2017
IPC:
H01L 29/78 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
出願人:
新電元工業株式会社 SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 東京都千代田区大手町二丁目2番1号 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP
発明者:
新井 大輔 ARAI, Daisuke; JP
北田 瑞枝 KITADA, Mizue; JP
代理人:
松尾 誠剛 MATSUO, Nobutaka; JP
優先権情報:
発明の名称: (EN) MOSFET AND POWER CONVERSION CIRCUIT
(FR) MOSFET ET CIRCUIT DE CONVERSION DE PUISSANCE
(JA) MOSFET及び電力変換回路
要約:
(EN) This MOSFET 100 is characterized by comprising a semiconductor substrate 110 having a super junction structure 117, and a gate electrode 126 formed through a gate insulation film 124 on the first main surface side of the semiconductor substrate 110, satisfying the relationship |X0-X0'| < |Xm-Xm'|, wherein Xm' is the depth position at which the mean positive charge density ρ(x) is 0, X0' is the deepest depth position on the surface of the depletion layer on a first main surface side, Xm is the depth position at which the reference mean positive charge density ρ0(x) is 0, and X0 is the deepest depth position in the depletion layer on the first main surface side, in a state in which the total amount of impurities in an n-type column region 114 is different from the total amount of impurities in a p-type column region 116. According to this MOSFET 100, even if there is a charge balance variation in the periphery of a gate, the variation in switching properties when turned off is small.
(FR) L'invention concerne un MOSFET 100 caractérisé en ce qu'il comprend un substrat semi-conducteur 110 ayant une structure de super-jonction 117, et une électrode de grille 126 formée à travers un film d'isolation de grille 124 sur le premier côté de surface principale du substrat semi-conducteur 110, satisfaisant la relation |X0-X0'| < |Xm-Xm'|, Xm' étant la position de profondeur à laquelle la densité de charge positive moyenne ρ(x) est 0, X0' est la position de profondeur la plus profonde sur la surface de la couche d'appauvrissement sur un premier côté de surface principale, Xm est la position de profondeur à laquelle la densité de charge positive moyenne de référence ρ0(x) est 0, et X0 est la position de profondeur la plus profonde dans la couche d'appauvrissement sur le premier côté de surface principale, dans un état dans lequel la quantité totale d'impuretés dans une région de colonne de type n 114 est différente de la quantité totale d'impuretés dans une région de colonne de type p 116. Selon ce MOSFET 100, même s'il y a une variation d'équilibre de charge dans la périphérie d'une grille, la variation des propriétés de commutation lorsqu'il est éteint est faible.
(JA) 本発明のMOSFET100は、スーパージャンクション構造117を有する半導体基体110と、半導体基体110の第1主面側にゲート絶縁膜124を介して形成されたゲート電極126とを備え、n型コラム領域114の不純物総量がp型コラム領域116の不純物総量と異なる状態における、当該平均正電荷密度ρ(x)が0になるときの深さ位置をX'とし、第1主面側の空乏層の表面のうち最も深い深さ位置をX'とし、基準平均正電荷密度ρ(x)が0になるときの深さ位置をXとし、第1主面側の空乏層のうち最も深い深さ位置をXとしたときに、|X-X'|<|X-X'|の関係を満たすことを特徴とする。 本発明のMOSFET100によれば、ゲート周辺のチャージバランスのバラツキがあったとしても、ターンオフしたときのスイッチング特性のバラツキが小さくなる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)