このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018216219) 半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/216219 国際出願番号: PCT/JP2017/019793
国際公開日: 29.11.2018 国際出願日: 26.05.2017
IPC:
H01L 23/28 (2006.01) ,H01L 23/12 (2006.01) ,H01L 23/50 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
28
封緘,例.封緘層,被覆
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
48
動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
50
集積回路装置用
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
宮脇 勝巳 MIYAWAKI, Katsumi; JP
長明 健一郎 CHOMEI, Kenichiro; JP
代理人:
高田 守 TAKADA, Mamoru; JP
高橋 英樹 TAKAHASHI, Hideki; JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約:
(EN) Semiconductor chips (2, 3) are mounted on a heat sink (1). Multiple lead terminals (5, 6) are connected to the semiconductor chips (2, 3). The multiple lead terminals (5, 6) include a first lead terminal through which a high-frequency signal is passed. Multiple dielectric bodies (10, 11) that are separated from each other are individually disposed between the multiple lead terminals (5, 6) and the heat sink (1). A sealing resin (12) seals the semiconductor chips (2, 3), the multiple lead terminals (5, 6), and the multiple dielectric bodies (10, 11).
(FR) Selon la présente invention, des puces semi-conductrices (2, 3) sont montées sur un dissipateur thermique (1). De multiples bornes conductrices (5, 6) sont connectées aux puces semi-conductrices (2, 3). Les multiples bornes conductrices (5, 6) comprennent une première borne conductrice à travers laquelle passe un signal haute fréquence. De multiples corps diélectriques (10, 11) qui sont séparés les uns des autres sont disposés individuellement entre les multiples bornes conductrices (5, 6) et le dissipateur thermique (1). Une résine d'étanchéité (12) scelle les puces semi-conductrices (2, 3), les multiples bornes conductrices (5, 6), et les multiples corps diélectriques (10, 11).
(JA) ヒートシンク(1)の上に半導体チップ(2,3)が実装されている。複数のリード端子(5,6)が半導体チップ(2,3)に接続されている。複数のリード端子(5,6)は高周波信号を通す第1のリード端子を有する。互いに分離された複数の誘電体(10,11)が、複数のリード端子(5,6)とヒートシンク(1)との間にそれぞれ個別に設けられている。封止樹脂(12)が半導体チップ(2,3)、複数のリード端子(5,6)及び複数の誘電体(10,11)を封止する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)