このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018216091) 半導体チップの設計方法、半導体チップの設計プログラム、半導体デバイスの製造方法、及び演算装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/216091 国際出願番号: PCT/JP2017/019143
国際公開日: 29.11.2018 国際出願日: 23.05.2017
IPC:
H01L 21/02 (2006.01) ,G06F 17/50 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
17
特定の機能に特に適合したデジタル計算またはデータ処理の装置または方法
50
計算機利用設計
出願人:
深川容三 FUKAGAWA Youzou [JP/JP]; JP
発明者:
深川容三 FUKAGAWA Youzou; JP
代理人:
前川直輝 MAEKAWA Naoki; JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR CHIP DESIGNING METHOD, SEMICONDUCTOR CHIP DESIGNING PROGRAM, SEMICONDUCTOR DEVICE PRODUCTION METHOD, AND ARITHMETIC DEVICE
(FR) PROCÉDÉ DE CONCEPTION DE PUCE SEMI-CONDUCTRICE, PROGRAMME DE CONCEPTION DE PUCE SEMI-CONDUCTRICE, PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF ARITHMÉTIQUE
(JA) 半導体チップの設計方法、半導体チップの設計プログラム、半導体デバイスの製造方法、及び演算装置
要約:
(EN) This semiconductor chip designing method involves making use of a characteristic wherein at boundaries where the number of valid chips changes, at least three grid points from a chip grid intersect with the outer periphery of a valid region on a wafer, and a triangle obtained by joining the three grid points contains the center of the wafer therein, to determine, by an analytical method, possible solutions for which the number of valid chips changes and using the possible solutions to derive a suitable solution.
(FR) Ce procédé de conception de puce semi-conductrice consiste à utiliser une caractéristique selon laquelle au niveau des limites où le nombre de puces valides change, au moins trois points de grille à partir d'une grille de puce croisent la périphérie externe d'une région valide sur une tranche, et un triangle obtenu en joignant les trois points de grille contient le centre de la tranche en son sein, pour déterminer, au moyen d'un procédé analytique, des solutions possibles pour lesquelles le nombre de puces valides change et en utilisant les solutions possibles pour obtenir une solution appropriée.
(JA) 半導体チップの設計方法として、有効チップ数が変化する境界では、チップ格子の少なくとも3つ以上の格子点がウェーハ有効領域外周と交わり、なおかつ、その3点の格子点を結んだ三角形の内部にウェーハ中心を含んでいるという特徴を利用し、解析的な方法で有効チップ数が変化する候補解を求め、それら候補解を用いて、好適な解を導く。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)