国際・国内特許データベース検索

1. (WO2018216081) 半導体記憶システム

Pub. No.:    WO/2018/216081    International Application No.:    PCT/JP2017/019066
Publication Date: Fri Nov 30 00:59:59 CET 2018 International Filing Date: Tue May 23 01:59:59 CEST 2017
IPC: G06F 12/00
Applicants: ZENTEL JAPAN CORPORATION
ゼンテルジャパン株式会社
Inventors: HAMAMOTO, Takeshi
濱本 武史
HARAGUCHI, Masaru
原口 大
Title: 半導体記憶システム
Abstract:
メモリコントローラ(3)は、メモリ(5)に接続されるSDRAMインターフェース(21)と、SDRAMインターフェース(21)を介してメモリ(5)に複数のコマンドを送信することによりメモリ(5)を制御する制御回路(11)と、メモリ(5)の動作に関連する複数のタイミングパラメータを格納するタイミングレジスタ(13)とを備える。タイミングパラメータは、活性化コマンドを発行してから書き込みコマンド及び読み出しコマンドを発行可能になるまでの時間差をそれぞれ示す第1の時間期間(tRCD(W))と及び第2の時間期間(tRCD(R))を含む。第1の時間期間(tRCD(W))は第2の時間期間(tRCD(R))よりも短い。制御回路(11)は、メモリ(5)にデータを書き込むとき、活性化コマンドを発行する瞬間を基準として時間期間(tRCD(W))だけ離れた瞬間以後に、書き込みコマンドを発行する。