このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018212342) パワー半導体モジュール装置及びパワー半導体モジュール製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/212342 国際出願番号: PCT/JP2018/019354
国際公開日: 22.11.2018 国際出願日: 18.05.2018
IPC:
H01L 25/07 (2006.01) ,H01L 21/301 (2006.01) ,H01L 23/12 (2006.01) ,H01L 25/18 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
301
半導体本体を別個の部品に細分割するため,例.分離する
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
出願人:
学校法人早稲田大学 WASEDA UNIVERSITY [JP/JP]; 東京都新宿区戸塚町1丁目104番地 104 Totsukamachi 1-chome, Shinjuku-ku, Tokyo 1698050, JP
発明者:
巽 宏平 TATSUMI, Kohei; JP
代理人:
平井 安雄 HIRAI Yasuo; JP
優先権情報:
2017-09986919.05.2017JP
発明の名称: (EN) POWER SEMICONDUCTOR MODULE DEVICE AND POWER SEMICONDUCTOR MODULE MANUFACTURING METHOD
(FR) DISPOSITIF DE MODULE À SEMI-CONDUCTEUR DE PUISSANCE ET PROCÉDÉ DE FABRICATION DE MODULE À SEMI-CONDUCTEUR DE PUISSANCE
(JA) パワー半導体モジュール装置及びパワー半導体モジュール製造方法
要約:
(EN) Provided are: a power semiconductor module device in which semiconductor elements arranged on a plane are supported at an interval by means of an insulator, where the semiconductor elements are supported from at least one of an upper direction or a lower direction while being electrically connected by thick-film plating from at least one of an upper-surface side or a lower-surface side; and a power semiconductor module manufacturing method. The power semiconductor module device comprises a first thick-film plating layer 14 formed as a first surface-side electrode which electrically connects, on at least one of an upper-surface side or a lower-surface side, a plurality of semiconductor elements which are arranged flush on a plane and which are fixed at an interval by means of an insulating support, wherein the first thick-film plating layer 14 supports the semiconductor elements from at least one of upper and lower directions. The power semiconductor module device may include a wiring metal substrate 83, on a surface on the opposite side from the first surface-side electrode, which includes a connection surface connected to electrodes of the semiconductor elements via an edge, wherein the first thick-film plating layer 14 and the wiring metal plate 83 are capable of supporting the semiconductor elements from the upper and lower directions.
(FR) L'invention concerne : un dispositif de module à semi-conducteur de puissance dans lequel des éléments semi-conducteurs disposés sur un plan sont supportés à un certain intervalle au moyen d'un isolant, les éléments semi-conducteurs étant supportés depuis une direction supérieure et/ou une direction inférieure tout en étant électriquement connectés par placage de film épais depuis un côté de surface supérieure et/ou un côté de surface inférieure ; et un procédé de fabrication de module à semi-conducteur de puissance. Le dispositif de module à semi-conducteur de puissance comprend une première couche de placage de film épais (14) se présentant sous la forme d'une première électrode côté surface qui connecte électriquement, sur un côté de surface supérieure et/ou un côté de surface inférieure, une pluralité d'éléments semi-conducteurs disposés à fleur d'un plan et fixés à un certain intervalle au moyen d'un support isolant, la première couche de placage de film épais (14) maintenant les éléments semi-conducteurs depuis des directions supérieure et/ou inférieure. Le dispositif de module à semi-conducteur de puissance peut comprendre un substrat métallique de câblage (83), sur une surface sur le côté opposé à la première électrode côté surface, qui comprend une surface de connexion connectée à des électrodes des éléments semi-conducteurs par l'intermédiaire d'un bord, la première couche de placage de film épais (14) et la plaque métallique de câblage (83) pouvant maintenir les éléments semi-conducteurs depuis les directions supérieure et inférieure.
(JA) 平面上に配列された半導体素子間を絶縁体で支持すると共に、表面側又は裏面側の少なくとも一方から厚膜めっきにより半導体素子間を電気的に接続しつつ、上方向又は下方向の少なくとも一方から支持するパワー半導体モジュール装置及びパワー半導体モジュール製造方法を提供する。 平面上に面一に配列する複数の半導体素子間が絶縁性の支持体で固定され、当該半導体素子同士を表面側又は裏面側の少なくとも一方の面で電気的に接続する第1面側電極として形成されている第1厚膜めっき層14を有しており、第1厚膜めっき層14が半導体素子を上下方向の少なくとも一方から支持する。また、前記第1面側電極と反対側の面に、前記半導体素子の電極とエッジを介して接続する接続面を有する配線金属基板83を有することが可能であり、前記第1厚膜めっき層14と前記配線金属板83とが半導体素子を上下方向から支持することができる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)