処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2018212282 - 半導体装置

公開番号 WO/2018/212282
公開日 22.11.2018
国際出願番号 PCT/JP2018/019137
国際出願日 17.05.2018
IPC
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
H01L 29/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
12構成材料に特徴のあるもの
H01L 29/861 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
86整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861ダイオード
H01L 29/868 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
86整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861ダイオード
868PINダイオード
H01L 29/872 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
86整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861ダイオード
872ショットキーダイオード
CPC
H01L 29/0619
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0603characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
0607for preventing surface leakage or controlling electric field concentration
0611for increasing or controlling the breakdown voltage of reverse biased devices
0615by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
0619with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
H01L 29/0623
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0603characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
0607for preventing surface leakage or controlling electric field concentration
0611for increasing or controlling the breakdown voltage of reverse biased devices
0615by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
0619with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
0623Buried supplementary region, e.g. buried guard ring
H01L 29/0657
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0657characterised by the shape of the body
H01L 29/0696
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0684characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
0692Surface layout
0696of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
H01L 29/1095
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
10with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
1095Body region, i.e. base region, of DMOS transistors or IGBTs
H01L 29/12
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
12characterised by the materials of which they are formed
出願人
  • ローム株式会社 ROHM CO., LTD. [JP]/[JP]
発明者
  • 中川 穣 NAKAGAWA, Minoru
  • 中野 佑紀 NAKANO, Yuki
  • 明田 正俊 AKETA, Masatoshi
  • 上野 真弥 UENO, Masaya
  • 森 誠悟 MORI, Seigo
  • 山本 兼司 YAMAMOTO, Kenji
代理人
  • 特許業務法人あい特許事務所 AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS
優先権情報
2017-09842317.05.2017JP
2018-04213308.03.2018JP
2018-09495616.05.2018JP
2018-09495716.05.2018JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
要約
(EN)
This semiconductor device comprises: a first conductive-type semiconductor layer having a first principal surface on one side and a second principal surface on the other side; a trench-gate structure including a gate trench formed on the first principal surface of the semiconductor layer and a gate electrode embedded in the gate trench via a gate insulating layer; a trench-source structure including a source trench formed spaced apart from and deeper than the gate trench on the first principal surface of the semiconductor layer, a source electrode embedded in the source trench, and a second conductive-type deep well region formed in a region along the source trench in the semiconductor layer, the ratio of the depth of the trench-source structure relative to the depth of the trench-gate structure being 1.5 to 4.0; a second conductive-type body region formed in a region between the gate trench and the source trench in a surface layer section of the first principal surface of the semiconductor layer; a first conductive-type source region formed in a surface layer section of the body region; and a drain electrode connected to the second principal surface of the semiconductor layer.
(FR)
L'invention concerne un dispositif semi-conducteur comprenant : une première couche semi-conductrice de type conductrice ayant une première surface principale sur un côté et une seconde surface principale sur l'autre côté; une structure de grille en tranchée comprenant une tranchée de grille formée sur la première surface principale de la couche semi-conductrice et une électrode grille incorporée dans la tranchée de grille par l'intermédiaire d'une couche d'isolation de grille; une structure de source de tranchée comprenant une tranchée de source formée espacée de la tranchée de grille et plus profonde que celle de la tranchée de grille sur la première surface principale de la couche semi-conductrice, une électrode source incorporée dans la tranchée de source, et une seconde région de puits profond de type conducteur formée dans une région le long de la tranchée de source dans la couche semi-conductrice, le rapport de la profondeur de la structure de source de tranchée par rapport à la profondeur de la structure de grille en tranchée étant de 1,5 à 4,0; une seconde région de corps de type conducteur formée dans une région entre la tranchée de grille et la tranchée de source dans une section de couche de surface de la première surface principale de la couche semi-conductrice; une première région de source de type conductrice formée dans une région de couche de surface de la région de corps; et une électrode déversoir connectée à la seconde surface principale de la couche semi-conductrice.
(JA)
半導体装置は、一方側の第1主面および他方側の第2主面を有する第1導電型の半導体層と、前記半導体層の前記第1主面に形成されたゲートトレンチ、および、ゲート絶縁層を介して前記ゲートトレンチに埋め込まれたゲート電極を含むトレンチゲート構造と、前記半導体層の前記第1主面において前記ゲートトレンチから間隔を空けて前記ゲートトレンチよりも深く形成されたソーストレンチ、前記ソーストレンチに埋め込まれたソース電極、および、前記半導体層において前記ソーストレンチに沿う領域に形成された第2導電型のディープウェル領域を含むトレンチソース構造であって、前記トレンチゲート構造の深さに対する前記トレンチソース構造の深さの比が、1.5以上4.0以下であるトレンチソース構造と、前記半導体層の前記第1主面の表層部において、前記ゲートトレンチおよび前記ソーストレンチの間の領域に形成された第2導電型のボディ領域と、前記ボディ領域の表層部に形成された第1導電型のソース領域と、前記半導体層の前記第2主面に接続されたドレイン電極と、を含む。
国際事務局に記録されている最新の書誌情報