このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018212056) 半導体回路、駆動方法、および電子機器
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/212056 国際出願番号: PCT/JP2018/018054
国際公開日: 22.11.2018 国際出願日: 10.05.2018
IPC:
G11C 14/00 (2006.01) ,G11C 11/22 (2006.01)
G 物理学
11
情報記憶
C
静的記憶
14
電源遮断時にバックアップするための,揮発性メモリセルと不揮発性メモリセルの配置によって特徴づけられたデジタル記憶装置
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21
電気的素子を用いるもの
22
強誘電体素子を用いるもの
出願人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahicho, Atsugi-shi, Kanagawa 2430014, JP
発明者:
神田 泰夫 KANDA, Yasuo; JP
代理人:
特許業務法人つばさ国際特許事務所 TSUBASA PATENT PROFESSIONAL CORPORATION; 東京都新宿区新宿1丁目15番9号さわだビル3階 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022, JP
優先権情報:
2017-09973019.05.2017JP
発明の名称: (EN) SEMICONDUCTOR CIRCUIT, DRIVING METHOD, AND ELECTRONIC DEVICE
(FR) CIRCUIT SEMI-CONDUCTEUR, PROCÉDÉ DE COMMANDE ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体回路、駆動方法、および電子機器
要約:
(EN) A semiconductor circuit according to the present disclosure includes: a first circuit capable of applying an inverted voltage of a voltage at a first node to a second node; a second circuit capable of applying an inverted voltage of a voltage at the second node to the first node; a first transistor having a gate, a drain, and a source and capable of storing a threshold state; a second transistor which, when switched to an ON state, connects the first node to a first terminal which is one of the drain and the source of the first transistor; a third transistor which, when switched to an ON state, connects a first predetermined node which is one of the first node and the second node to the gate of the first transistor; and a drive unit which controls the operation of the second transistor and the third transistor and applies a control voltage to a second terminal which is the other of the drain and the source of the first transistor.
(FR) L'invention concerne un circuit semi-conducteur qui comprend : un premier circuit capable d'appliquer une tension inversée d'une tension au niveau d'un premier nœud à un second nœud ; un second circuit capable d'appliquer une tension inversée d'une tension au niveau du second nœud au premier nœud ; un premier transistor comportant une grille, un drain et une source et apte à stocker un état de seuil ; un second transistor qui, lorsqu'il est commuté vers un état MARCHE, connecte le premier nœud à une première borne qui est l'une du drain et de la source du premier transistor ; un troisième transistor qui, lorsqu'il est commuté vers un état MARCHE, connecte un premier nœud prédéterminé qui est l'un du premier nœud et du second nœud à la grille du premier transistor ; et une unité de commande qui commande le fonctionnement du second transistor et du troisième transistor et applique une tension de commande à une seconde borne qui est l'autre du drain et de la source du premier transistor.
(JA) 本開示の半導体回路は、第1のノードにおける電圧の反転電圧を第2のノードに印加可能な第1の回路と、第2のノードにおける電圧の反転電圧を第1のノードに印加可能な第2の回路と、ゲート、ドレイン、およびソースを有し、閾値状態を記憶可能な第1のトランジスタと、オン状態になることにより第1のノードを第1のトランジスタのドレインおよびソースの一方である第1の端子に接続する第2のトランジスタと、オン状態になることにより第1のノードおよび第2のノードの一方である第1の所定のノードを第1のトランジスタのゲートに接続する第3のトランジスタと、第2のトランジスタおよび第3のトランジスタの動作を制御するとともに、第1のトランジスタのドレインおよびソースの他方である第2の端子に制御電圧を印加する駆動部とを備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)