このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018211974) 半導体装置の製造方法及び半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/211974 国際出願番号: PCT/JP2018/017402
国際公開日: 22.11.2018 国際出願日: 01.05.2018
IPC:
H01L 21/3205 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/60 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01) ,H01L 27/146 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
31
半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
3205
絶縁層へ非絶縁層,例.導電層または抵抗層,の付着;これらの層の後処理
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71
グループ21/70で限定された装置の特定部品の製造
768
装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
52
動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
522
半導体本体上に分離できないように形成された導電層及び絶縁層の多層構造からなる外部の相互接続を含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
065
装置がグループ27/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
14
赤外線,可視光,短波長の電磁波または粒子線輻射に感応する半導体構成部品で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御するかのどちらかに特に適用されるもの
144
輻射線によって制御される装置
146
固体撮像装置構造
出願人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1 Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
発明者:
神田英一朗 KANDA Eiichiro; JP
代理人:
松尾憲一郎 MATSUO Kenichiro; JP
優先権情報:
2017-09692216.05.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法及び半導体装置
要約:
(EN) The present invention achieves more reliable electrical connection between electrodes respectively provided at positions that face joining surfaces of substrates joined by chip lamination technology. A method for manufacturing a semiconductor device, the method being configured to include: a first step for burying electrodes in insulation layers exposed on the joining surfaces of each of a first substrate and a second substrate; a second step for performing chemical mechanical polishing on the joining surfaces of each of the first substrate and the second substrate and forming a recessed shape in which the electrodes are recessed further than the insulation layers; a third step for laminating insulation films having uniform thickness across the entirety of the joining surfaces; a fourth step for forming, by etching, openings in at least part of each of the insulation films covering the electrodes of the first substrate and the second substrate; a fifth step for causing corresponding electrodes to face each other and joining the joining surfaces of the first substrate and the second substrate; and a sixth step for heating the joined first substrate and second substrate, and causing electrode material to expand and protrude from the openings to join the corresponding electrodes.
(FR) La présente invention permet d'obtenir une connexion électrique plus fiable entre des électrodes disposées respectivement à des positions qui font face à des surfaces de jonction de substrats reliés par une technologie de stratification de puce. L'invention concerne également un procédé de fabrication d'un dispositif à semi-conducteur, le procédé étant configuré pour comprendre : une première étape consistant à enfouir des électrodes dans des couches d'isolation exposées sur les surfaces de jonction de chacun d'un premier substrat et d'un second substrat; une seconde étape consistant à effectuer un polissage chimico-mécanique sur les surfaces de jonction de chacun du premier substrat et du second substrat et à former une forme évidée dans laquelle les électrodes sont en retrait plus loin que les couches d'isolation; une troisième étape consistant à stratifier des films d'isolation ayant une épaisseur uniforme sur la totalité des surfaces de jonction; une quatrième étape consistant à former, par gravure, des ouvertures dans au moins une partie de chacun des films d'isolation recouvrant les électrodes du premier substrat et du second substrat; une cinquième étape consistant à amener des électrodes correspondantes à se faire face et à joindre les surfaces de jonction du premier substrat et du second substrat; et une sixième étape consistant à chauffer le premier substrat et le second substrat joints, et à amener le matériau d'électrode à se dilater et à faire saillie à partir des ouvertures pour joindre les électrodes correspondantes.
(JA) チップ積層技術によって接合される各基板の接合面の対向する位置にそれぞれ設けられた電極間の電気的接続を、より確実に行う。 第1基板と第2基板の接合面に露出する絶縁層にそれぞれ電極を埋設する第1工程と、第1基板と第2基板の接合面にそれぞれ化学機械研磨を行い、電極が絶縁層よりも凹んだ凹形状に形成する第2工程と、接合面の全体に一様厚みの絶縁膜を積層する第3工程と、第1基板と第2基板の電極を覆う絶縁膜の少なくとも一部にそれぞれエッチングで開口を形成する第4工程と、対応する電極を対向させて第1基板と第2基板の接合面を接合する第5工程と、接合させた第1基板と第2基板を加熱して開口から電極材料を膨張突出させて対応する電極を接合させる第6工程と、を含んで構成される、半導体装置の製造方法。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)