このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018211368) 半導体装置、および半導体装置の作製方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/211368 国際出願番号: PCT/IB2018/053239
国際公開日: 22.11.2018 国際出願日: 10.05.2018
IPC:
H01L 29/786 (2006.01) ,H01L 21/28 (2006.01) ,H01L 21/336 (2006.01) ,H01L 21/8242 (2006.01) ,H01L 27/108 (2006.01) ,H01L 29/417 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28
21/20~21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8239
メモリ構造
8242
ダイナミックランダムアクセスメモリ構造(DRAM)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
105
電界効果構成部品を含むもの
108
ダイナミックランダムアクセスメモリ構造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
41
その形状,相対的大きさまたは配置に特徴のあるもの
417
整流,増幅またはスイッチされる電流を流すもの
出願人:
株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 神奈川県厚木市長谷398 398, Hase, Atsugi-shi, Kanagawa 2430036, JP
発明者:
山崎舜平 YAMAZAKI, Shunpei; JP
奥野直樹 OKUNO, Naoki; JP
遠藤佑太 ENDO, Yuta; JP
井本裕己 IMOTO, Yuki; JP
優先権情報:
2017-09969019.05.2017JP
2017-09993719.05.2017JP
2017-09993919.05.2017JP
2017-10021019.05.2017JP
2017-10021119.05.2017JP
2017-12318423.06.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置、および半導体装置の作製方法
要約:
(EN) The present invention provides a semiconductor device capable of achieving good electric properties and high integration. This semiconductor device has an oxide in a channel formation region, and is provided with a transistor and a wiring, wherein the transistor has: an oxide on a first insulator; a second insulator on the oxide; a first conductor on the second insulator; a third insulator on the first conductor; a fourth insulator in contact with the second insulator, the first conductor, and the third insulator; and a fifth insulator in contact with the fourth insulator. The oxide has: a first region overlapping the second insulator; a second region overlapping the fourth insulator; and a third region in contact with the second region, wherein the third region has an oxygen concentration which is lower than those of the first region and second region, and the second region has an oxygen concentration which is lower than that of the first region. The wiring is in contact with the fifth insulator, and electrically connected to the third region.
(FR) La présente invention concerne un dispositif à semi-conducteur capable d'obtenir de bonnes propriétés électriques et une intégration élevée. Ce dispositif à semi-conducteur a un oxyde dans une région de formation de canal, et comprend un transistor et un câblage, le transistor ayant : un oxyde sur un premier isolant; un second isolant sur l'oxyde; un premier conducteur sur le second isolant; un troisième isolant sur le premier conducteur; un quatrième isolant en contact avec le second isolant, le premier conducteur et le troisième isolant; et un cinquième isolant en contact avec le quatrième isolant. L'oxyde comprend : une première région chevauchant le second isolant; une seconde région chevauchant le quatrième isolant; et une troisième région en contact avec la seconde région, la troisième région ayant une concentration en oxygène qui est inférieure à celle de la première région et de la seconde région, et la seconde région a une concentration en oxygène qui est inférieure à celle de la première région. Le câblage est en contact avec le cinquième isolant, et électroconnecté à la troisième région.
(JA) 要約書 良好な電気特性および高集積化が可能な半導体装置を提供する。 チャネル形成領域に酸化物を有する半導体装置であって、半導体装置は、トランジスタおよび配線を有し、トラン ジスタは、第1の絶縁体上の酸化物と、酸化物上の第2の絶縁体と、第2の絶縁体上の第1の導電体と、第1の 導電体上の第3の絶縁体と、第2の絶縁体、第1の導電体、及び第3の絶縁体に接する、第4の絶縁体と、第4の 絶縁体に接する、第5の絶縁体と、を有し、酸化物は、第2の絶縁体と重なる第1の領域と、第4の絶縁体と重な る第2の領域と、第2の領域に接する第3の領域と、を有し、第3の領域は、第1の領域及び第2の領域よりも酸 素濃度が低く、第2の領域は、第1の領域よりも酸素濃度が低く、配線は、第5の絶縁体と接し、且つ第3の領域 と電気的に接続される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)